[發明專利]利用多晶硅場極板保護溝道區的LDMOS結構

無效

• 申請號: 200810043933.3
• 申請日: 2008-11-13
• 公開（公告）號: CN101740614A
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 陳華倫;陳瑜;熊濤;羅嘯;陳雄斌
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 顧繼光

技術領域

本發明涉及一種半導體器件，具體涉及一種高壓集成電路制造器件，尤其涉及一種利用多晶硅場極板保護溝道區的LDMOS(橫向擴散金屬氧化物半導體)結構。

背景技術

LDMOS(橫向擴散金屬氧化物半導體)是一種高壓大功率的半導體器件，被廣泛應用于功率集成電路。目前常用的LDMOS結構如圖1和圖2所示，LDMOS包括深阱、源極、漏極、柵極、溝道區，源極、漏極、柵極和溝道區都在深阱中，源極和溝道區位于柵極的一側，漏極位于柵極的另一側。源極、深阱和漏極的摻雜類型相同，源極、深阱和溝道區的摻雜類型相反。正常工作時，源極和溝道區接較低的電位(絕對值)，漏極接較高的電位(絕對值)。由于在溝道區邊緣遠離柵極的地方表面電場比較集中，溝道區與漏極在這一區域的擊穿電壓較低，這常常限制器件的最高工作電壓。

發明內容

本發明要解決的技術問題是提供一種利用多晶硅場極板保護溝道區的LDMOS結構，能減少LDMOS襯底與漏極之間的表面電場，以提高LDMOS的擊穿電壓。

為解決上述技術問題，本發明提供一種利用多晶硅場極板保護溝道區的LDMOS結構，包括：深阱、源極、漏極、柵極和溝道區，其中，源極、漏極、柵極和溝道區都在深阱中，源極和溝道區位于柵極的一側，漏極位于柵極的另一側。源極、深阱和漏極的摻雜類型相同，源極、深阱和溝道區的摻雜類型相反。在溝道區與深阱邊緣上方設有多晶硅場極板，或在溝道區與漏極的PN結邊緣上方設有多晶硅場極板。

所述的多晶硅場極板呈環狀覆蓋住溝道區與深阱或漏極的PN結。

和現有技術相比，本發明具有以下有益效果：本發明由于在溝道區與深阱或漏極的PN結邊緣上方增加了多晶硅場極板，使多晶硅下方的深阱或漏極的表面耗盡，使得溝道區和漏極的表面電場被減弱，從而改善了表面電場的分布，以提高LDMOS的擊穿電壓。所以，器件的最高電壓得到提高。

附圖說明

圖1是現有LDMOS結構的平面示意圖；

圖2是現有LDMOS結構的截面示意圖；

圖3是本發明利用多晶硅場極板保護溝道區的LDMOS結構的平面示意圖；

圖4是本發明利用多晶硅場極板保護溝道區的LDMOS結構的截面示意圖。

具體實施方式

下面結合附圖和實施例對本發明作進一步詳細的說明。

如圖3和圖4所示，在本發明中，LDMOS結構，包括：深阱、源極、漏極、柵極和溝道區，其中，源極、漏極、柵極和溝道區都在深阱中，源極和溝道區位于柵極的一側，漏極位于柵極的另一側。源極、深阱和漏極的摻雜類型相同，源極、深阱和溝道區的摻雜類型相反。在溝道區與深阱邊緣上方設有多晶硅場極板，或在溝道區與漏極的PN結邊緣上方增加多晶硅場極板使多晶硅下方的漏極表面耗盡，從而改善了表面電場的分布，提高了溝道區與漏極的擊穿電壓。

在版圖設計上將多晶硅場極板做成環狀覆蓋住溝道區與深阱，或覆蓋住溝道區與漏極的PN結。然后，再經過以下常規的LDMOS制作工藝流程，就可以得到在溝道區有多晶硅場極板保護的LDMOS：1.深阱注入和推阱；2.漏極注入和推阱；3.有源區制作；4.低壓阱注入；5.溝道區注入；6.柵氧化層生長；7.多晶硅柵極制作；8.N-低摻雜漏注入；9.P-低摻雜漏注入；9.側墻制作；10.P+注入；11.N+注入；12.開接觸孔；13.制作金屬互連線。