[發明專利]利用空氣環改善CIS成像質量的方法

無效

• 申請號: 200810043931.4
• 申請日: 2008-11-13
• 公開（公告）號: CN101740496A
• 公開（公告）日: 2010-06-16
• 發明（設計）人: 陳華倫;熊濤;陳瑜;陳雄斌;羅嘯
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L27/146;H01L23/552
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種CMOS圖像傳感器工藝，特別是一種改善CMOS圖像傳感器成像質量的方法。

背景技術

在傳統的CIS(CMOS圖像傳感器)后段工藝中，一般只有一種介質層，當入射光以大角度入射時，由于CIS的后段介質層及金屬層有一定高度且該高度很難降低，因此該入射光有可能入射到相鄰的CIS像素，造成“光互擾”的產生，從而使相鄰的CIS像素產生雜訊；同時，這也就表明對特定的像素來說，其光的響應角度不能太大，這就極大的限制了光的轉換效率，降低了圖像傳感器成像的質量。

傳統的CIS后段工藝如圖1所示，它的后段工藝過程如下：1.傳統介質層(如PEOX、HDP、FSG等，折射系數RI為1.4～1.6)CVD淀積和平坦化；2.完成后續通孔及金屬層工藝；3.重復步驟一、步驟二直到除鈍化層的所有介質及金屬層工藝完成；4.一致性CVD鈍化層；5.完成后續其他工藝。

特點如下：1.考慮到內部放大電路及其他外圍電路晶體管的速度等特性，后段工藝(包括介質層和金屬層厚度)往往與純邏輯電路的后段工藝一致或者相當，從而整個后段介質層的厚度比較厚。2.太厚的后段高度導致入射光通過微透鏡要經過比較遠的距離才能到達感光二極管的表面，這樣就有可能導致像素之間的“光互擾”以及降低傳感器對光的響應角度，從而降低了圖像的質量，特別是隨著像素的尺寸日益縮小，這種現象越來越嚴重(如圖2所示)。如圖3(a)、圖3(b)所示，對同一角度的入射光，當H1＞H2時，一定有D1＞D2；因此，厚的后段工藝容易發生像素之間的“光互擾”。

發明內容

本發明所要解決的技術問題是提供一種解決像素之間的“光互擾”的方法，并且提高傳感器對光的響應角度，從而提高圖像的質量。

為了解決以上技術問題，本發明提供了一種利用空氣環改善CIS成像質量的方法；包括以下步驟：步驟一、形成第一層介質層，方法包括CVD化學氣相淀積(如磷硅玻璃、二氧化硅或者它們不同厚度的疊加等)和平坦化(如化學機械研磨CMP或者回刻蝕)；步驟二、形成通孔及金屬層；步驟三、重復步驟一和步驟二直到除鈍化層之前的所有介質層(如IMD1-IMD2)和金屬層完成；步驟四、進行光刻和刻蝕，將像素四周一圈的介質層刻蝕掉，直到光電二極管表面；步驟五、以非一致性化學氣相淀積CVD的方式淀積鈍化層，形成一個包圍像素的空氣環。

本發明的有益效果在于，提供了一種新的CMOS圖像傳感器后段工藝，由于在像素引入了折射率為1的空氣，進而利用光的全反射原理：即當光從光密介質入射到光疏介質時，如果入射角大于一個固定的角度(取決于兩種介質的折射率)，則該入射光能發生全發射。當入射光以大角度入射時，該入射光在像素上面的介質層發生全反射，從而該入射光也能到達該像素；另外，即使該光線入射角還達不到全反射的臨界條件，但由于從光密進入光疏的過程中，光線能發生較大角度的折射偏轉，那么也能改善像素之間的“光互擾”，從而提高了傳感器對光的響應角度和轉換效率，并且在提高傳感器成像質量的同時也不影響CMOS器件的性能。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細說明。

圖1是現有的CIS剖面及入射角示意圖；

圖2是薄的后段工藝能夠得到更大的光的響應角度的示意圖；

圖3(a)、(b)是厚的后段工藝容易發生像素之間的“光互擾”的示意圖；

圖4(a)是本發明實施例的CIS后段工藝俯視圖；

圖4(b)是本發明實施例的CIS剖面圖；

圖5(a)-(d)是本發明實施例步驟一至四的示意圖。

具體實施方式

本發明公開了一種新的CMOS圖像傳感器后段工藝，該工藝在完成了所有傳統介質層及金屬層工藝之后(鈍化層之前)，利用一次光刻和刻蝕，將像素單元四周的介質層刻蝕掉，然后以非一致性CVD(化學氣相淀積)的方式淀積最后的鈍化層，形成一個包圍像素的空氣環，后續的工藝同傳統工藝一致。由于在像素引入了折射率為1的空氣，進而利用光的全反射原理：即當光從光密介質入射到光疏介質時，如果入射角大于一個固定的角度(取決于兩種介質的折射率)，則該入射光能發生全發射。

因此，當入射光以大角度入射時(滿足全反射)，該入射光在像素上面的介質層發生全反射，從而該入射光也能到達該像素，改善了像素之間的“光互擾”，并提高了傳感器對光的響應角度，以及傳感器的轉換效率。在提高傳感器成像質量的同時也不影響CMOS器件的性能。

本發明的CIS后段工藝如圖4所示，其工藝過程如下：