[發明專利]閃存中源極和漏極的制作方法有效
| 申請號: | 200810041290.9 | 申請日: | 2008-08-01 |
| 公開(公告)號: | CN101640188A | 公開(公告)日: | 2010-02-03 |
| 發明(設計)人: | 蔡建祥 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/8247 | 分類號: | H01L21/8247;H01L21/265 |
| 代理公司: | 上海翼勝專利商標事務所(普通合伙) | 代理人: | 翟 羽 |
| 地址: | 201210*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 閃存 中源極 制作方法 | ||
【技術領域】
本發明涉及半導體器件的工藝,具體涉及閃存中源極和漏極的制作方法。
【背景技術】
閃存作為一種非易失性存儲器件,其特點在于能夠保持所存儲的信息而不論是否向器件供電。與另一種非易失性存儲器件只讀存儲器(ROM)不同,閃存器件具有迅速并容易地改變所存儲的信息的特性。
閃存的芯片結構中通常包括用于存儲數據的存儲單元和與存儲模塊相鄰的用于操控存儲單元工作的控制單元。存儲單元中包括有存儲柵和位于存儲柵兩側的源極和漏極,用以實現電荷的存儲、讀取和釋放等功能。所述控制單元中具有可以控制電流通斷的控制柵,以及位于控制柵兩側的源極和漏極。
對于存儲單元而言,位于兩個相鄰存儲柵之間的摻雜區域既是某一個存儲柵的源極,同時也是另一個存儲柵的漏極,是被兩個存儲柵所共用的;在存儲單元與控制單元相鄰的區域,存儲單元邊緣的存儲柵與相鄰的控制柵也共用相同的源極或者漏極。因此,相鄰存儲柵之間以及控制柵與存儲柵之間所共用的源極和漏極被稱作是共用源、漏極(Common?Source/Drain)。在控制單元中的其他位置還存在獨立的源極和漏極。
在現有的技術當中,閃存相鄰存儲柵之間以及控制柵與存儲柵之間的共用源、漏極同控制單元中其他位置存在的獨立的源極和漏極的制作是通過一次離子注入進行摻雜完成的。
隨著集成電路制造技術的發展,為了在單位面積上存儲更多的信息,存儲柵之間的距離越來越小。在此情況下,為了防止共用源、漏極中的注入的摻雜離子向存儲柵下方的半導體襯底中擴散,從而在存儲柵處于關斷的狀態下產生電流的擊穿(punch-through)現象,需要采用輕劑量摻雜工藝形成共用源、漏極。但是,輕劑量的摻雜會導致控制單元中的源極和漏極摻雜劑量不足,致使閃存的工作電流降低,這將會影響到閃存芯片的工作效率,特別是在閃存重復使用數十萬次以上的時候,工作電流降低對閃存芯片工作效率的影響尤為顯著。
【發明內容】
本發明所要解決的問題是,提供一種閃存中源極和漏極的制作方法,該方法既能夠避免共用源、漏極中的摻雜離子向存儲柵下方的半導體襯底中擴散,從而避免在存儲柵處于關斷的狀態下產生電流的擊穿現象,又能確保閃存在工作時具有較高的工作電流,保證閃存的工作效率。
為解決上述問題,本發明提供了一種閃存中源極和漏極的制作方法,包括如下步驟:提供半導體襯底,所述半導體襯底表面具有若干第一類柵結構和若干第二類柵結構,所述若干第一類柵結構構成陣列,所述若干第二類柵結構位于所述若干第一類柵結構所構成的陣列的外圍,相鄰的第二類柵結構之間具有淺溝槽結構,相鄰的兩個第一類柵結構之間的距離,以及第一類柵結構與和它相鄰的第二類柵結構之間的距離,都小于兩個相鄰第二類柵結構之間的距離;進行第一離子的注入,在第一類柵結構兩側以及第二類柵結構兩側的半導體襯底中都形成摻雜區域,所述摻雜區域用以形成共用源、漏極以及相鄰的第二類柵結構之間的獨立的源極和漏極;在半導體襯底、第一類柵結構以及第二類柵結構的表面形成阻擋層,所述阻擋層覆蓋半導體襯底且覆蓋所述第一類柵結構和第二類柵結構的表面和側壁;刻蝕阻擋層,直至相鄰的第二類柵結構之間的阻擋層被去除至露出半導體襯底表面;進行第二離子的注入,在相鄰的兩個第二類柵結構之間露出的半導體襯底中進行補充摻雜,形成具有補充摻雜的獨立源極和漏極;去除阻擋層的殘余部分。
其中,所述第一離子為選自磷離子和砷離子中的至少一種,所述半導體襯底可以為P型硅半導體襯底,所述半導體襯底表面的第一類柵結構用于形成閃存的存儲柵,第二類柵結構用于形成閃存的控制柵。
所述阻擋層可以為氮化硅,形成阻擋層的方式可以采用化學氣相沉淀法。在本發明中,由于相鄰的兩個第一類柵結構之間的距離,以及第一類柵結構與和它相鄰的第二類柵結構之間的距離,都小于相鄰兩個第二類柵結構之間的距離,因此,形成于相鄰的兩個第一類柵結構之間以及第一類柵結構與和它相鄰的第二類柵結構之間的阻擋層厚度會大于兩個相鄰第二類柵結構之間的阻擋層的厚度。所以,當相鄰的兩個第二類柵結構之間的阻擋層被去除至露出半導體襯底表面時,形成于相鄰的兩個第一類柵結構之間以及第一類柵結構與和它相鄰的第二類柵結構之間的阻擋層仍有殘余部分,殘余部分可以作為第二離子注入時的保護層來保護相鄰兩個第一類柵結構之間以及第一類柵結構與和它相鄰的第二類柵結構之間經第一離子的注入而形成的摻雜區域,并保證第二離子注入時相鄰兩個第二類柵結構之間的摻雜濃度的梯度分布更為明顯。
所述刻蝕阻擋層的方法為干法刻蝕,所述干法刻蝕所使用的氣體為選自氯氣和溴化氫中的至少一種。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200810041290.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:熱電能源產生器及其快速儲能系統
- 下一篇:磁控管的磁極結構
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





