[發明專利]一種具有離散多晶柵結構的靜電保護電路

無效

• 申請號: 200810035346.X
• 申請日: 2008-03-28
• 公開（公告）號: CN101257018A
• 公開（公告）日: 2008-09-03
• 發明（設計）人: 單毅
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/60
• 代理公司: 上海思微知識產權代理事務所
• 代理人: 屈蘅

1、一種具有離散多晶柵結構的靜電保護電路，所述靜電保護電路用于保護CMOS集成芯片，所述靜電保護電路包括具有有源區的靜電放電元件，所述靜電放電元件接在所述CMOS集成芯片的I/O焊盤與地之間；所述靜電放電元件觸發部分的有源區與所述CMOS集成芯片的I/O焊盤連接，所述靜電放電元件觸發部分的有源區制作在阱上，其特征在于，數個離散的多晶柵將所述與CMOS集成芯片的I/O焊盤連接的靜電放電元件觸發部分的有源區離散成數個MOS管，所述數個離散的多晶柵浮置。

2、如權利要求1所述具有離散多晶柵結構的靜電保護電路，其特征在于，所述數個MOS管的漏區采用輕摻雜漏工藝制作，對應于MOS管輕摻雜漏區部分的阱采用與所述MOS管漏區反型的暈環注入。

3、如權利要求1所述具有離散多晶柵結構的靜電保護電路，其特征在于，所述靜電放電元件為長溝道的NMOS管，所述長溝道NMOS管的漏端接所述CMOS集成芯片的I/O焊盤，柵端和源端接地；所述長溝道NMOS管的漏區為所述靜電放電元件觸發部分的有源區，與所述CMOS集成芯片的I/O焊盤連接，制作在P阱上；所述數個離散的多晶柵將所述長溝道NMOS管的漏區離散為數個NMOS管，所述數個離散的多晶柵浮置。

4、如權利要求3所述具有離散多晶柵結構的靜電保護電路，其特征在于，所述數個NMOS管的漏區采用N型輕摻雜漏工藝制作，對應于NMOS管N型輕摻雜漏區部分的P阱采用P型暈環注入。

5、如權利要求1所述具有離散多晶柵結構的靜電保護電路，其特征在于，所述靜電放電元件為PNPN晶閘管；所述晶閘管制作在N阱上的P端以及N阱引出端與所述CMOS集成芯片I/O焊盤連接，所述晶閘管制作在P阱上N端以及P阱引出端與地連接，所述有源區N⁺連接N阱和P阱；所述晶閘管NPN部分為所述晶閘管放電元件的觸發部分，所述連接N阱和P阱的有源區N⁺為所述靜電放電元件觸發部分的有源區；所述數個離散的多晶柵將所述有源區N⁺離散為數個NMOS管，所述數個離散的多晶柵浮置。

6、如權利要求5所述具有離散多晶柵結構的靜電保護電路，其特征在于，所述數個NMOS管的漏區采用N型輕輕摻雜漏工藝制作，對應于NMOS管N型輕摻雜漏區部分的P阱采用P型暈環注入。

7、如權利要求1所述具有離散多晶柵結構的靜電保護電路，其特征在于，所述數個離散的多晶柵交錯排列，所述數個MOS管之間形成電阻網絡。