[發明專利]基于Avalon總線的流處理器IP核

無效

• 申請號: 200810031299.1
• 申請日: 2008-05-15
• 公開（公告）號: CN101281513A
• 公開（公告）日: 2008-10-08
• 發明（設計）人: 楊乾明;伍楠;文梅;荀長慶;任巨;何義;吳偉;柴俊;管茂林;張春元;李京旭
• 申請（專利權）人: 中國人民解放軍國防科學技術大學
• 主分類號: G06F15/76
• 分類號: G06F15/76;G06F13/40
• 代理公司: 國防科技大學專利服務中心
• 代理人: 郭敏

技術領域

本發明涉及一種流處理器IP核，尤其是采用FPGA實現的基于Avalon總線的流處理器IP核。

背景技術

流處理器是新一代面向密集計算的高性能微處理器的典型代表，流處理器的主要功能就是順序處理有序數據記錄。記錄由相關數據的集合組成，有序的記錄構成流，流的長度不固定，流記錄可以是任意數據類型，但同一個流中的記錄類型相同。流處理器專門面向流應用。流應用主要分為兩類：一類是媒體應用；另一類是科學計算。流應用具有以下幾個主要特征：計算密集性，與傳統的桌面應用相比，流應用對每次從內存取出的數據都要進行大量的算術運算；并行性，以數據級并行為主，同時存在指令級和任務級并行；局域性，是指應用中的數據重用局域性。根據這些特點，流處理器采用流級和核心級兩級編程模式，流級程序負責數據的組織，核心級程序負責數據的計算。

流處理器由流處理核、主機接口、標量核組成。流處理核通過主機接口與標量核連接。流處理核由流控制器、流寄存器文件SRF(Stream?Register?File)、微控制器、存儲控制器、多個運算簇、網絡接口組成。流控制器與主機接口相連，接收數據和地址信號。流控制器與存儲控制器、流寄存器文件SRF、微控制器和網絡接口相連接，向它們發送流指令產生的控制信號。流寄存器文件SRF與存儲控制器和運算簇相連，用來存儲流數據：同計算相關的輸入數據流、輸出數據流以及中間數據都存放在流寄存器文件SRF中，保證數據能夠在處理器內部循環利用而不產生對外部存儲器DRAM的訪問。微控制器與運算簇直接相連，向運算簇發送超長指令字。流應用中所有的計算指令由運算簇完成，每個運算簇內包含多個ALU及ALU間的簇內互聯開關，運算簇之間通過通訊單元保證不同運算簇間的通訊。流處理核通常作為協處理器，需要與主處理器協同工作，主處理器通常稱為標量處理器或標量核。執行流應用時，標量核將程序員編寫的高級流操作編譯成低級流操作，再發送到流處理核中執行。

可編程片上系統(SOPC，System?on?a?Programmable?Chip)是指：中央處理器、數字信號處理器、存儲器、模擬電路、信號采集和轉換電路等集成在一塊印制電路板上來實現系統的功能，并且能夠根據用戶需求進行可編程開發。隨著微電子技術的發展，一塊芯片內部可以集成很多器件，這種在一塊可編程芯片上集成的系統稱為SOPC。由于SOPC的規模非常龐大，涉及工作量很大，因此對已經設計好的模塊進行重復使用十分必要，解決這個問題的一個方法是使用IP核(Intellectual?Property?Core)。IP核在集成電路領域指已經過驗證的、可重復利用的并具有確定功能的集成電路模塊。IP核的使用可以大大降低設計時間、成本，提高設計效率。現有百萬門以上的芯片70％的模塊是IP核的重復使用。

但是媒體應用和科學計算等領域的流應用處理速度的要求日益增高，由于通用微處理器的體系結構不適合高速處理大規模密集計算，所以普通的通用微處理器IP核不能適應媒體應用和科學計算等領域的流應用。

若采用流體系結構的流處理器IP核，則能夠適應媒體應用和科學計算等領域的流應用。目前設計上通常采用如下兩種方案：一是ASIC(專用集成電路，Application-SpecificIntegrated?Circuit)投片；二是FPGA(現場可編程門陣列，Field?Programmable?Gate?Array)。因為流處理器系統規模達千萬門級，消耗的邏輯資源和布線資源多，設計后端的布局布線的壓力也很大，所以通常采用ASIC方案。但是，ASIC投片需要大量的資金和人力資源，且不可修改。而采用FPGA既能獲得有關硬件實現的參數又具有靈活性，并且克服了ASIC設計周期長和投資大的缺點，是比較理想的選擇。目前采用Avalon總線標準的FPGA以其靈活易用性被廣泛采用，其中Altera公司StratixII系列的EP2S180，單片邏輯門數達千萬門的規模，是目前采用Avalon總線標準的最大規模的FPGA芯片之一，但是其規模相對流處理器仍然較小。因此研究一種能夠在現有單片FPGA規模下實現的基于Avalon總線的流處理器IP核仍然是本領域技術人員極為關心的問題。

發明內容

本發明要解決的技術問題是在現有單片FPGA規模下提供一種基于Avalon總線標準的流處理器IP核，該IP核適應媒體應用和科學計算等領域的流應用對較高處理速度的要求。