[發(fā)明專利]一種用于高速串行接口中的模擬判決反饋均衡器

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200810021968.7
• 申請(qǐng)日: 2008-08-08
• 公開(kāi)（公告）號(hào): CN101340408A
• 公開(kāi)（公告）日: 2009-01-07
• 發(fā)明（設(shè)計(jì)）人: 馮向光;何廣宏
• 申請(qǐng)（專利權(quán)）人: 無(wú)錫輻導(dǎo)微電子有限公司
• 主分類號(hào): H04L25/03
• 分類號(hào): H04L25/03
• 代理公司: 無(wú)錫市大為專利商標(biāo)事務(wù)所
• 代理人: 殷紅梅

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于高速串行接口中的模擬判決反饋均衡器，適用于超過(guò)1Gbps的串行數(shù)據(jù)接口電路。?

背景技術(shù)

在高速串行數(shù)字接口電路中，數(shù)據(jù)傳輸速率受到信道帶寬的影響。即使在短距離(＞30cm)的印刷電路板上，超過(guò)1GHz的頻率成分也會(huì)經(jīng)常有超過(guò)30dB以上的衰減。高頻信號(hào)的衰減導(dǎo)致脈沖展寬，從而引起碼間干涉(Inter-Symbol-Interference，ISI)。在接收電路中，模擬的高頻增益器(Emphasizer)和判決反饋均衡器(Decision?Feedback?Equalizer，DFE)補(bǔ)償電路是兩個(gè)主要的補(bǔ)償信道高頻衰減的技術(shù)。模擬高頻增益電路是線性盲補(bǔ)償電路，它無(wú)法徹底消除ISI，并且會(huì)增加高頻區(qū)域的噪音。判決反饋均衡器(Decision?Feedback?Equalizer，DFE)補(bǔ)償電路是高速串行接口電路中有效補(bǔ)償ISI的技術(shù)。?

發(fā)明內(nèi)容

本發(fā)明的目的在于克服上述不足之處，從而提供一種用于高速串行接口中的模擬判決反饋均衡器，其對(duì)模擬電路的線性和絕對(duì)誤差要求較低，可節(jié)省設(shè)計(jì)成本。?

按照本發(fā)明提供的技術(shù)方案，一種用于高速串行接口中的模擬判決反饋均衡器，包括：第二輸出復(fù)用器、第三位移比較器、誤差寄存器、投票邏輯計(jì)數(shù)器及鎖定判定電路，特征是：高頻補(bǔ)償電路的輸出端與第一模擬加法器的第一輸入端連接，模擬補(bǔ)償信號(hào)生成電路輸出端與第一模擬加法器的第二輸入端連接，第一模擬加法器輸出端分別與第一位移比較器的第一輸入端、第二位移比較器的第一輸入端相連，第一位移比較器的第二輸入端與寄存器f1輸出的+f1相連，第二位移比較器的第二輸入端與寄存器f1輸出的-f1相連，第一位移比較器的輸出端和第二位移比較器的輸出端分別與第一輸出復(fù)用器的兩個(gè)輸入端相連接；第一輸出復(fù)用器的選擇端與一個(gè)時(shí)鐘前數(shù)據(jù)值相連，根據(jù)所述一個(gè)時(shí)鐘前數(shù)據(jù)值的判定值，選擇第一、第二位移比較器輸出中的一個(gè)作為當(dāng)前數(shù)據(jù)值的輸出；第二模擬加法器的第一輸入端與第一模擬加法器的輸出端相連，第二模擬加法器的第二輸入端與寄存器f1輸出的+f1相連；第三模擬加法器的第一輸入端與第一模擬加法器的輸出端相連，第三?模擬加法器的第二輸入端與寄存器f1輸出的-f1相連，當(dāng)前數(shù)據(jù)值與投票邏輯計(jì)數(shù)器輸入端相連；第二輸出復(fù)用器的選擇端與當(dāng)前數(shù)據(jù)值相連接，第二輸出復(fù)用器的兩個(gè)輸入端分別與第二模擬加法器、第三模擬加法器的輸出端相連接，第三位移比較器的輸出端與誤差寄存器輸入端相連接，誤差寄存器輸出端與投票邏輯計(jì)數(shù)器輸入端相連接，投票邏輯計(jì)數(shù)器輸出端與鎖定判定電路的輸入端相連；待處理的模擬信號(hào)由高頻補(bǔ)償電路輸入端輸入，模擬信號(hào)經(jīng)過(guò)高頻補(bǔ)償電路后，和模擬補(bǔ)償信號(hào)生成電路的輸出通過(guò)第一模擬加法器補(bǔ)償碼間干涉節(jié)點(diǎn)中的f2-f5節(jié)點(diǎn)；?

所述第一、第二兩個(gè)位移比較器和第一輸出復(fù)用器用于判定輸出數(shù)據(jù)；所述第二、第三模擬加法器和第二輸出復(fù)用器用于誤差輸出判斷電路中判定輸出數(shù)據(jù)；所述的第三位移比較器用于比較第二復(fù)用器的輸出與寄存器f0的值，誤差寄存器用于存貯第三位移比較器的輸出，誤差寄存器的值輸入到投票邏輯計(jì)數(shù)器，為投票邏輯所用，投票邏輯計(jì)數(shù)器的輸出與鎖定判定電路的輸入相連，鎖定判定電路提供判決反饋均衡器鎖定輸出。?

所述第一、第二位移比較器和第一輸出復(fù)用器用于判定輸出數(shù)據(jù)。?

所述第一、第二、第三比較器是輸出為+/-1的模擬數(shù)字轉(zhuǎn)換器，當(dāng)輸入信號(hào)大于比較信號(hào)時(shí)，輸出為+1，反之為-1。?

所述第一輸出復(fù)用器、第二輸出復(fù)用器從兩路輸入中選擇一個(gè)為輸出的電路；有兩個(gè)信號(hào)輸入和一個(gè)選擇端輸入；輸出值為兩個(gè)信號(hào)輸入中的一個(gè)，選擇哪一路信號(hào)為輸出依賴于選擇端輸入。?

所述第二、第三模擬加法器和第二輸出復(fù)用器、第三比較器、誤差寄存器可構(gòu)成誤差生成電路。?

所述模擬補(bǔ)償信號(hào)生成電路是一個(gè)ADC電路，根據(jù)輸入數(shù)字信號(hào)生成補(bǔ)償模擬信號(hào)。?

所述第一模擬加法器、第二模擬加法器、第三模擬加法器分別為模擬電路，輸出為兩路模擬輸入之和。?

所述投票復(fù)用電路利用第一異或門(mén))、第二異或門(mén)、第三異或門(mén)和第一雙向計(jì)數(shù)器、第二雙向計(jì)數(shù)器、第三雙向計(jì)數(shù)器及第一積分器、第二積分器、第三積分器、加法器進(jìn)行的投票。?

所述投票復(fù)用電路是一個(gè)根據(jù)輸出數(shù)據(jù)選擇投票是否有效的復(fù)用電路；誤差和數(shù)據(jù)的相關(guān)通過(guò)積分器來(lái)調(diào)節(jié)節(jié)點(diǎn)補(bǔ)償系數(shù)；投票只考慮寄存器D1值為+1，并且寄存器D0為-1的情況，因?yàn)樵贒0為+1的情況下，ISI不會(huì)產(chǎn)生誤差。?