[發明專利]氮化鎵薄膜外延生長結構及方法

有效

• 申請號: 200810018838.8
• 申請日: 2008-01-28
• 公開（公告）號: CN101302648A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: 李忠輝;陳辰;董遜
• 申請（專利權）人: 中國電子科技集團公司第五十五研究所
• 主分類號: C30B29/38
• 分類號: C30B29/38;C30B25/02;C30B25/18
• 代理公司: 南京君陶專利商標代理有限公司
• 代理人: 沈根水

技術領域

本發明涉及一種半導體單晶薄膜的外延生長結構及方法，尤其是一種采用低V/III比(V族元素與III族元素的摩爾比)的氮化鎵(GaN)緩沖層來提高絕緣體上硅(SOI：Silicon-on-Insulator)襯底上GaN外延薄膜質量的結構及方法。

背景技術

目前，出于制造成本等因素考慮，以硅(Si)為襯底外延生長氮化鎵(GaN)單晶薄膜已經成為研究的熱點。Si襯底具有價格低廉、尺寸大、晶體質量高、導熱較好、硬度小、易加工等獨特的優點。因此，Si基GaN外延生長技術被認為是具有低成本、市場前景廣闊的產業化技術。

由于Si襯底與GaN單晶薄膜之間存在較大的失配(晶格和熱)，因此，隨著薄膜厚度增加，應力逐漸累積，將會產生大量位錯，并且降溫過程中容易出現裂紋，增加了外延生長難度。而SOI是由薄的頂層硅/埋層/硅基底材料組成，研究發現，在SOI襯底上外延生長GaN薄膜時，因為SOI的頂層硅厚度較薄，遠小于GaN外延薄膜厚度，所以可以吸收部分(晶格和熱)失配應力，降低GaN薄膜的位錯密度和裂紋密度，提高晶體質量，因此，SOI作為GaN薄膜的外延襯底逐漸受到重視。目前制備SOI基GaN薄膜主要是在SOI襯底上生長氮化鋁(AlN)成核層，然后直接生長GaN單晶薄膜。但是，由于SOI的頂層硅仍然和外延生長的GaN單晶薄膜之間存在很大的失配應力，因此，有必要進一步探索降低應力、提高薄膜質量的有效方法。

發明內容

本發明的目的旨在克服現有技術所存在的缺陷，提出一種SOI基GaN薄膜外延結構及方法，利用低V/III比的GaN緩沖層進一步釋放GaN單晶薄膜的失配應力、降低位錯密度、提高晶體質量的SOI基GaN薄膜外延生長結構及方法。

本發明的技術解決方法：1、氮化鎵薄膜外延生長結構，其特征是在SOI襯底上是成核層；成核層上是低V/III比GaN緩沖層；GaN緩沖層上是GaN單晶薄膜。

2、氮化鎵薄膜外延生長方法，該方法的工藝步驟包括，

1)選擇SOI襯底，裝入MOCVD反應室；

2)在1150℃，100Torr，氫氣氣氛10L/min烘烤10分鐘；

3)降溫至1040℃，通入三甲基鋁30mL/min，30秒，然后通入氨氣3000mL/min和三甲基鋁30mL/min，生長60nm厚的AlN成核層；

5)在1040℃，通入氨氣4400mL/min和三甲基鎵130μmol/min，V/III比為1500，生長2.0μm厚的GaN單晶薄膜；

6)降至室溫；其特征是4)關閉三甲基鋁，通入氨氣和三甲基鎵生長GaN緩沖層，V/III比為200～800，三甲基鎵流量為85μmol/min～305μmol/min，反應室溫度設置為800～1180℃，厚度為0.1～1.0μm。

本發明具有以下優點：

1.低V/III比GaN緩沖層可以進一步釋放GaN薄膜與SOI襯底間的失配應力，有效降低GaN薄膜的位錯密度，提高晶體質量。

2.低V/III比GaN緩沖層原位制備，工藝簡單，效率高。

一般情況下，MOCVD生長高質量GaN單晶薄膜的V/III比要高于1200，而本方法中所指GaN緩沖層的V/III比范圍是120～600。從微觀機制的角度看，低V/III比條件下生長的GaN緩沖層能夠調節N和Ga的化學計量比，以至于形成如氮空位等微結構來釋放襯底與外延薄膜間的失配應力。另外，從生長過程看，低V/III比GaN緩沖層通過改變GaN薄膜的生長模式達到釋放失配應力的作用。具體來說，GaN單晶薄膜在低V/III比GaN緩沖層上開始生長后持續一段時間的三維島狀生長模式，然后才逐漸轉向準二維生長模式，這說明低V/III比GaN緩沖層能夠延長GaN薄膜從三維生長轉變為準二維生長的時間。在薄膜的外延生長過程中，三維島狀生長時期島與島之間獨立生長、長大；轉為準二維生長模式后島與島之間逐漸連接成光滑、連續的單晶薄膜。適當延長三維生長時間有利于GaN晶粒充分長大、降低晶粒密度，同時釋放應力，從而減小薄膜的位錯密度，提高晶體質量。而沒有加入低V/III比GaN緩沖層的GaN薄膜在開始生長后很快轉變為二維生長模式，這樣晶粒密度大，釋放應力有限，導致GaN薄膜的位錯密度較高。