[發明專利]形成具有中間層的半導體器件的方法及該半導體器件的結構

有效

• 申請號: 200780019293.6
• 申請日: 2007-03-21
• 公開（公告）號: CN101569005A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 詹姆斯·K·舍費爾;拉馬·I·海格德;斯里坎斯·B·薩瑪維丹
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 穆德駿;陸錦華

技術領域

本發明一般涉及半導體器件，并且更具體地，涉及在導電材料和 介質材料之間具有中間層的半導體器件。

背景技術

在硅CMOS(互補金屬氧化物半導體)制造領域中，正在考慮使用金 屬柵。優選的是對PMOS和NMOS器件使用不同的金屬，使得可以對 每種類型器件的功函數進行優化。功函數的改變將影響閾值電壓(V_T)。 對于PMOS器件，期望功函數接近5.2eV的硅價帶邊緣，然而對于 NMOS器件，則期望功函數接近4.1eV的硅導帶邊緣。此外，材料在 用于激活隨后形成的源區和漏區的溫度下應當是熱穩定的。

如果選擇的材料不具有期望的功函數，則包括增加的DIBL(漏感 應勢壘降低)的短溝道效應可能會不期望地出現。例如，可能會加劇V_T下降，增加亞閾值擺動。

然而，被考慮用于PMOS器件和NMOS器件的柵的當前材料不能 滿足上面的要求。因此，存在對于具有用于PMOS或NMOS器件的期 望功函數的結構以及用于這種結構的制造工藝的需要。

發明內容

本發明提供一種方法，所述方法包括：提供襯底；以及在所述襯 底上形成第一疊層，其中形成所述第一疊層包括：在所述襯底上形成 介質層；在所述介質層上形成包括鹵素和金屬的第一層；以及在所述 第一層上形成金屬層；在所述襯底上形成第二疊層，其中形成所述第 二疊層包括：在所述襯底和所述第一層上形成包括鹵素和金屬的第二 層；以及在所述第二層上形成第二金屬層；其中所述第二層以不同于 所述第一層的組分為特征。

附圖說明

通過實例的方式說明本發明，且本發明不受附圖限制，其中相同 的附圖標記表示相同的元件。

圖1示出根據實施例形成介質層和第一中間層之后的半導體襯底 的一部分的橫截面圖。

圖2示出根據實施例形成第一金屬電極和圖案化掩模之后的圖1 的半導體襯底；

圖3示出根據實施例去除NMOS區域中部分第一中間層和第一金 屬電極之后的圖2的半導體襯底；

圖4示出根據實施例形成第二中間層和第二金屬電極之后的圖3 的半導體襯底；

圖5示出根據實施例形成多晶硅柵電極之后的圖4的半導體襯底；

圖6示出根據實施例圖案化圖5的半導體襯底之后的圖5的半導 體襯底；以及

圖7示出進一步處理之后的圖6的半導體襯底。

本領域的技術人員應理解，附圖中的元件是簡單明了描繪的，且 沒有必要按照比例描繪。例如，附圖中一些元件的尺寸相對于其他元 件來說可能被夸大以幫助增進對本發明實施例的理解。

具體實施方式

在一個實施例中，使用位于導電材料(例如，電極)和介質材料之間 的中間層來設置NMOS和PMOS?MOSFET(金屬氧化物半導體場效應晶 體管)器件的功函數。在一個實施例中，提供襯底并在襯底上形成第一 疊層，并且形成第一疊層包括在襯底上形成介質層、在介質層上形成 包括鹵素和金屬的第一層以及在第一層上形成金屬層。通過在介質材 料(例如，高介質常數的介質)和導電材料(例如，金屬柵電極)之間放置 中間層，例如AlF₃，可以調制金屬/介質的界面偶極子以增加有效金屬 功函數。因而，界面可用來修改MOSFET中的界面電特性。另外，如 果中間層包括諸如氟的鹵素，那么倘若將用氟摻雜介質作為形成中間 層的結果，那么可以改善電應力下的V_T不穩定性。氟可以是期望的， 因為它可以替換當形成高介電常數的介質時產生的不希望的氯(Cl)雜 質。此外，中間層可用在其他器件中，如DRAM(動態隨機存取存儲器) 電容器和MIM(金屬-絕緣體-金屬)電容器。在一些實施例中，中間層(或 多于一個中間層)在控制電極疊層內。控制電極疊層可以是柵疊層(例 如，MOSFET的柵疊層)、電容器的疊層(例如，它可包括金屬、介質和 中間層)、用于DRAM的疊層、非易失性存儲器(NVM)的疊層，或另外 類似器件的疊層。