[發明專利]環路增益可控的自偏置低壓運算跨導放大器電路

有效

• 申請號: 200710303890.3
• 申請日: 2007-12-26
• 公開（公告）號: CN101471632A
• 公開（公告）日: 2009-07-01
• 發明（設計）人: 王晗;葉青
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周國城

技術領域

本發明涉及運算跨導放大器技術領域，特別是一種環路增益可控的自偏置低壓運算跨導放大器電路以及環路增益控制方法。

背景技術

隨著大規模集成電路技術的高速發展，運算跨導放大器被廣泛的應用于各種模擬和射頻集成電路中。而由于數字移動通信技術的高速發展，高性能運算放大器已經被廣泛應用于高速高精度模數轉換器(Analogue-to-Digital?Converters，ADCs)中，是高性能流水線ADC中的核心單元電路之一，其性能和功耗直接影響到A/D轉換器的整體性能以及移動設備的持續工作時間。所以，低功耗高性能的運算放大器設計一直是模擬集成電路設計研究的熱點。

不同于模擬集成電路，數字電路系統的性能隨著器件溝道長度的減小而增強，因此晶體管器件的柵氧厚度也隨之越來越小。為了保證足夠的器件擊穿電壓和芯片的使用壽命，深亞微米工藝器件的工作電源電壓也隨之降低。而為了節省系統功耗，目前的發展趨勢是片上系統(System-on-a-chip，SOC)，即在大規模數字電路的同時集成模擬電路。電源電壓的下降為模擬電路的設計帶來了巨大的挑戰。根據國際半導體工業協會(SIA，Semiconductor?Industry?Association)做出的預測，2007年低功耗芯片的電源電壓將低至0.8V。

運算跨導放大器最基本的功能是提供足夠大的小信號電壓增益，同時盡可能的降低電源功耗。傳統的運算跨導放大器都是采用開環級聯的結構來實現高增益，但級聯數目的增加同時也增大了電路的總功耗。而部分正反饋的運算跨導放大器可以顯著的增大運算跨導放大器的增益，由文獻“L.Bouzerara，M.T.Belaroussi，and?B.Amirouche，Low-Voltage，Low-Power?and?High?Gain?CMOS?OTA?using?ActivePositive?Feedback?with?Feedforward?and?FDCM?Techniques?PROC.23rdINTERNATIONAL?CONFERENCE?ON?MICROELECTRONICS(MIEL2002)，VOL?2，YUGOSLAVIA，12-15?MAY，2002”所述，作者設計的采用部分正反饋的運算放大器可以顯著的將開環的運算跨導放大器的增益由11dB增加到90dB，同時保持相位裕度基本不變。因此，采用部分正反饋技術來實現低功耗高增益的運算跨導放大器是可選的一個途徑。

但是采用部分正反饋技術可能會帶來穩定性的問題。因為采用部分正反饋技術的運算跨導放大器一般會在電路內部引入一個正反饋的環路，若是該正反饋的低頻或高頻增益大于單位增益，則運算會振蕩甚至完全失去功能，因此在采用部分正反饋技術來設計運算跨導放大器時要特別注意其環路穩定性。

而隨著深亞微米工藝的進步，器件的溝道尺寸越來越短，光刻的精度越來越苛刻，由此帶來的工藝浮動也越來越大。這就給模擬電路的設計帶來了不可想象的困難。為了保證產品達到一定的良率來提高產品利潤，模擬電路的設計必須留出足夠的裕度來滿足工藝浮動的要求，但是這樣也會帶來電路性能的下降。

本發明提供的運算跨導放大器，采用自偏置的偏置電路來提供差分輸入級的直流偏置，經證明，該電路的環路為正反饋，因此必須對電路內部的環路增益進行必要的控制以滿足其穩定性的要求。本發明的環路增益的控制方法利用差分輸入級的尾電流MOS晶體管的尺寸之比來合理的控制運算跨導放大器的環路增益，當芯片流片完成，可以采用熔絲或者開關管技術，將運算放大器的環路增益控制在保證系統穩定的限制范圍以內，同時最大化運算跨導放大器的開環增益，使得運算跨導放大器的增益/功耗比值達到最大，充分的優化了運算跨導放大器的性能。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的主要目的在于提供一種環路增益可控的自偏置低壓運算跨導放大器電路以及環路增益控制方法，以保證運算跨導放大器電路的穩定性，提高運算跨導放大器電路的性能。

(二)技術方案

為了達到上述目的，本發明的技術方案是這樣實現的：

一種環路增益可控的自偏置低壓運算跨導放大器電路，該電路由一偏置電路11、一差分輸入級電路12、一輸出級電路13和一兩級放大器補償電路14構成；所述兩級放大器補償電路(14)為所述偏置電路(11)的閉環相位裕度進行補償，包括電阻R0和電容Cc；其中：