[發明專利]形成半導體器件的精細圖案的方法無效
| 申請號: | 200710302218.2 | 申請日: | 2007-12-20 |
| 公開(公告)號: | CN101320673A | 公開(公告)日: | 2008-12-10 |
| 發明(設計)人: | 李基領;卜喆圭;潘槿道 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L21/00 | 分類號: | H01L21/00;H01L21/027;H01L21/3213;H01L21/311 |
| 代理公司: | 北京天昊聯合知識產權代理有限公司 | 代理人: | 顧紅霞;張天舒 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 半導體器件 精細 圖案 方法 | ||
技術領域
本發明整體涉及一種形成半導體器件的精細圖案的方法。
背景技術
由于信息媒介例如計算機的普及,半導體器件技術已經得到快速發展。半導體器件需要高速操作且具有高的存儲容量。結果,要求半導體器件的制造技術制造出具有更高集成度、可靠性和數據存取特性的高容量存儲元件。
為了提高器件的集成度,已經發展出光刻技術以形成精細圖案。光刻技術包括使用諸如ArF(193nm)和VUV(157nm)等化學增幅型深紫外光(DUV)光源的曝光技術、以及將適合于曝光光源的光阻材料顯影的技術。
隨著半導體器件變小,在光刻技術中控制圖案線寬的臨界尺寸是重要的。通常,半導體器件的處理速度決定于圖案線寬的臨界尺寸。例如,隨著圖案線寬減少,處理速度增加,從而改進器件性能。
然而,在使用具有小于1.2的一般數值孔徑的ArF曝光器的光刻方法中,借助于單曝光方法難以形成小于40nm的線/距圖案。
為了提高光刻技術的分辨率和擴展工序裕量(process?margin),已經發展出雙重圖案化技術。雙重圖案化技術包括如下工序:利用兩個掩模將涂布有光阻劑的晶片分別曝光,然后顯影,從而獲得復雜圖案、密集圖案或隔離圖案。
因為雙重圖案化技術使用兩個掩模進行圖案化,因此制造成本和周轉周期(turn-around-time)高(長)于使用單個掩模的單圖案化技術,于是產出量降低。當在單元區中形成節距小于曝光器的分辨率極限的圖案時,虛像會重疊。結果,雙重圖案化技術無法獲得所要的圖案。在對準過程中,會產生覆蓋對準不良。
發明內容
本發明的各種實施例旨在提供一種形成節距小于曝光器的分辨率極限的半導體器件的精細圖案的方法。
根據本發明的實施例,一種形成半導體器件的精細圖案的方法包括:在具有底層的半導體基板上面形成包括第一、第二和第三掩模薄膜的層疊層;在第三掩模薄膜上面形成光阻圖案;利用光阻圖案作為蝕刻阻擋掩模蝕刻第三掩模薄膜,以形成第三掩模圖案;利用第三掩模圖案作為蝕刻阻擋掩模蝕刻第二和第一掩模薄膜,以形成第二和第一掩模圖案;利用第三掩模圖案作為蝕刻阻擋掩模對第二掩模圖案進行側面蝕刻;移除第三掩模圖案;在第一和第二掩模圖案以及底層上面涂布旋涂碳層(spin-on-carbon?layer),第二掩模圖案的上部穿過旋涂碳層露出;利用旋涂碳材料作為蝕刻阻擋掩模,移除第一掩模圖案的一部分以及第二掩模圖案以露出底層;移除旋涂碳層以獲得具有均勻線寬的第一精細掩模圖案。
底層可以包括導電層,該導電層具有絕緣膜和作為頂層的聚合物層的疊層圖案。第一和第三掩模薄膜具有與第二掩模薄膜的蝕刻選擇比不同的蝕刻選擇比。例如,第一掩模薄膜為鎢層。第二掩模薄膜優選地選自如下所列的一個或多個:氮化硅薄膜(SiN)、氧化硅薄膜(SiO)、氮氧化硅薄膜(SiON)以及包括至少一個或多個上述薄膜的層疊層。第三掩模薄膜優選地選自如下所列的一個或多個:非晶碳層、包括非晶碳層和氮氧化硅薄膜的層疊層以及多掩模(multimask)薄膜。多掩模薄膜優選地以如下方式形成:i)通過旋涂碳材料形成,其中,碳元素的含量占化合物總分子量的85wt%至90wt%,或ii)通過包含Si化合物的掩模組合物形成,在該Si化合物中,Si元素的含量占化合物總分子量的30wt%至80wt%。Si化合物優選地選自如下群組,該群組包括:含Si聚合物、含Si聚合物的低聚物以及諸如氫倍半硅氧烷(Hydrogen?Silses-Quioxane,HSQ)或甲基倍半硅氧烷(Methyl?Silses-Quioxane,MSQ)等旋涂玻璃(SOG)材料。
對第二掩模圖案進行側面蝕刻的步驟借助于修蝕工序執行。修蝕工序對第二掩模薄膜的去除速度高于對第一或第三掩模薄膜的去除速度。采用流量比為氟烴氣體(例如CHxFy,其中x和y為在1至10范圍內的整數)∶SF6=(2~10)∶1的蝕刻氣體執行修蝕工序。在此,氟烴氣體為CHF3氣體。
在對第二掩模圖案進行側面蝕刻之后,與進行側面蝕刻之前第二掩模圖案的線寬相比,第二掩模圖案的線寬優選地減小約20~50%,具體地,減小30~40%,更具體地,減小30~35%。
移除第三掩模圖案和旋涂碳層的步驟優選地均為借助于氧灰化工序執行。第一掩模圖案的線寬與第一掩模圖案之間的間距的比值為1∶1。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710302218.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:鋼水測溫定氧儀
- 下一篇:由纖維復合材料構成的飛機增壓座艙門
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





