[發明專利]半導體開關電路無效
| 申請號： | 200710192805.0 | 申請日： | 2007-11-20 |
| 公開（公告）號： | CN101188414A | 公開（公告）日： | 2008-05-28 |
| 發明（設計）人： | 木原秀之;鵜飼友弘;稻垣清貴 | 申請（專利權）人： | 松下電器產業株式會社 |
| 主分類號： | H03K17/687 | 分類號： | H03K17/687 |
| 代理公司： | 北京市柳沈律師事務所 | 代理人： | 邸萬奎 |
| 地址： | 日本*** | 國省代碼： | 日本;JP |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 半導體 開關電路 | ||
1.一種半導體開關電路，包括：
用于導通的第一和第二MOS晶體管，在第一輸入/輸出端子和第二輸入/輸出端子之間共有源極，而且被串聯連接；
第三和第五MOS晶體管，其漏極被連接到所述第一MOS晶體管的柵極；
第四和第六MOS晶體管，其漏極被連接到所述第二MOS晶體管的柵極；以及
控制端子，被連接到所述第三至第六MOS晶體管的柵極，
所述第三和第四MOS晶體管的源極和背柵被連接到所述第一和第二MOS晶體管的源極。
2.一種半導體開關電路，包括：
用于導通的第一和第二MOS晶體管，在第一輸入/輸出端子和第二輸入/輸出端子之間共有源極，而且被串聯連接；
第三和第四MOS晶體管，構成對所述第一和第二MOS晶體管的柵極電位進行控制的源極跟隨器；以及
第五和第六MOS晶體管，對所述第三和第四MOS晶體管的柵極電位進行控制；以及
控制端子，被連接到所述第三至第六MOS晶體管的柵極，
所述第三和第五MOS晶體管的漏極被連接到所述第一MOS晶體管的柵極，所述第四和第六MOS晶體管的漏極被連接到所述第二MOS晶體管的柵極，所述第三和第四MOS晶體管的源極和背柵被連接到所述第一和第二MOS晶體管的源極。
3.一種半導體開關電路，包括：
用于導通的第一和第二MOS晶體管，在第一輸入/輸出端子和第二輸入/輸出端子之間共有源極，而且被串聯連接；
第一反相器，其高電位端電源被連接到所述第一MOS晶體管的源極和背柵，而且其輸出被連接到所述第一MOS晶體管的柵極；
第二反相器，其高電位端電源被連接到所述第二MOS晶體管的源極和背柵，而且其輸出被連接到所述第二MOS晶體管的柵極；以及
控制端子，被連接到所述第一和第二反相器的輸入。
4.如權利要求3所述的半導體開關電路，其中，
所述第一和第二反相器為由P型MOS晶體管和N型MOS晶體管構成的CMOS反相器結構。
5.如權利要求1或權利要求2所述的半導體開關電路，其中，
所述第三和第四MOS晶體管的源極通過電阻而被連接到所述第一和第二MOS晶體管的源極。
6.如權利要求1或權利要求2所述的半導體開關電路，其中，
由P型MOS晶體管構成所述第一至第四MOS晶體管，由N型MOS晶體管構成所述第五和第六MOS晶體管，通過對所述控制端子施加正電壓而使所述第一輸入/輸出端子和所述第二輸入/輸出端子之間處于導通狀態。
7.如權利要求1或權利要求2所述的半導體開關電路，其中，
由N型MOS晶體管構成所述第一至第四MOS晶體管，由P型MOS晶體管構成所述第五和第六MOS晶體管，通過對所述控制端子施加負電壓而使所述第一輸入/輸出端子和所述第二輸入/輸出端子之間處于導通狀態。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于松下電器產業株式會社，未經松下電器產業株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200710192805.0/1.html，轉載請聲明來源鉆瓜專利網。
