[發(fā)明專利]一種存儲(chǔ)器單元和其裝置以及制造方法

有效

• 申請?zhí)枺?/td>: 200710192800.8
• 申請日: 2007-11-20
• 公開（公告）號(hào): CN101188251A
• 公開（公告）日: 2008-05-28
• 發(fā)明（設(shè)計(jì)）人: 呂函庭
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): H01L29/792
• 分類號(hào): H01L29/792;H01L29/423;H01L27/115;H01L21/336;H01L21/28;H01L21/8247;G11C16/02
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 周國城

技術(shù)領(lǐng)域

本發(fā)明涉及非揮發(fā)性存儲(chǔ)器裝置，且特別是涉及閃存單元(flashmemory?cells)以及閃存裝置的制造。

背景技術(shù)

閃存技術(shù)包括在溝道與場效應(yīng)晶體管(field?effect?transistor)的柵極間儲(chǔ)存電荷的存儲(chǔ)器單元。所儲(chǔ)存的電荷會(huì)影響晶體管的閾值(threshold)，且可感應(yīng)由所儲(chǔ)存的電荷引起的閾值改變，以表示數(shù)據(jù)。

已廣泛應(yīng)用的一種類型的電荷儲(chǔ)存存儲(chǔ)器單元是被稱作浮柵存儲(chǔ)器單元(floating?gate?memory?cell)。在浮柵存儲(chǔ)器單元中，導(dǎo)電材料(如多晶硅)的浮柵形成于隧穿介電質(zhì)上，且多晶間介電質(zhì)(inter-poly?dielectric)形成于浮柵上，以將浮柵與存儲(chǔ)器單元的字符線或控制柵極隔離。浮柵的幾何形狀被設(shè)計(jì)成可以產(chǎn)生浮柵與溝道之間的電壓的高耦合比(coupling?ratio)，導(dǎo)致施加在控制柵極上的電壓將使橫跨隧穿介電質(zhì)的電場比橫跨多晶間介電質(zhì)的電場強(qiáng)。舉例而言，使用T形狀或U形狀來制作浮柵，會(huì)導(dǎo)致控制柵極與浮柵之間的表面積比浮柵與溝道之間的表面積大，且因此導(dǎo)致浮柵與控制柵極之間的較大電容。盡管此技術(shù)已廣泛成功，但隨著存儲(chǔ)器單元的尺寸以及存儲(chǔ)器單元之間的距離縮小，由于相鄰浮柵之間的干擾而使浮柵技術(shù)的性能開始降低。

另一類型的存儲(chǔ)器單元是在溝道與場效應(yīng)晶體管的柵極間儲(chǔ)存電荷，其使用介電質(zhì)電荷捕獲結(jié)構(gòu)。在此類型的存儲(chǔ)器單元中，介電質(zhì)電荷捕獲結(jié)構(gòu)是形成在隧穿介電質(zhì)上，隧穿介電質(zhì)將介電質(zhì)電荷捕獲結(jié)構(gòu)與溝道隔離，且頂部介電層形成在電荷捕獲結(jié)構(gòu)上，用來將電荷捕獲結(jié)構(gòu)與字符線或柵極隔離。代表性裝置被稱作硅氧氮氧硅(Silicon-Oxide-Nitride-Oxide-Silicon)SONOS單元。

在使用介電質(zhì)電荷捕獲結(jié)構(gòu)的存儲(chǔ)器單元中，因?yàn)樵O(shè)計(jì)中不涉及耦合比設(shè)計(jì)，所以裝置可為平面的。實(shí)際上，當(dāng)無電荷陷入于電荷捕獲結(jié)構(gòu)中時(shí)，電場在隧穿介電質(zhì)以及頂部介電質(zhì)中是相同的。由于平面結(jié)構(gòu)以及鄰近單元之間的極小耦合，預(yù)計(jì)使用介電質(zhì)電荷捕獲結(jié)構(gòu)的存儲(chǔ)器單元，在制造過程的最小特征尺寸超過約45納米時(shí)的重要性超過浮柵存儲(chǔ)器單元。

已發(fā)現(xiàn)，當(dāng)最小特征尺寸低于約45納米時(shí)，即使SONOS類型的存儲(chǔ)器單元仍可能遭受性能退化(performance?degration)。特別是，介電質(zhì)電荷捕獲結(jié)構(gòu)中由于邊緣場(fringing?field)引起的沿溝道寬度非均勻地注入電荷，導(dǎo)致沿存儲(chǔ)器單元的邊緣的區(qū)域具有一有效低閾值電壓(threshold?voltage)，而朝向溝道的中心的區(qū)域具有一有效高閾值。沿著邊緣之低閾值區(qū)域?qū)?dǎo)致性能退化。

因此，即使在電荷捕獲結(jié)構(gòu)中沿著溝道寬度維度存在非均勻的電荷濃度，仍需要維持沿著溝道寬度維度的更固定的閾值電壓。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種非揮發(fā)性存儲(chǔ)器裝置，且特別是提供在隧穿介電質(zhì)與介電質(zhì)電荷捕獲結(jié)構(gòu)之間包括導(dǎo)電層的一種非揮發(fā)性存儲(chǔ)器裝置，此種裝置可具有橫跨溝道的被捕獲電荷的非均勻分布。導(dǎo)電層橫跨溝道較均勻地分布受收集于介電質(zhì)電荷捕獲層中的電荷影響的電場，且導(dǎo)致沿著溝道寬度維度在導(dǎo)電層下的較固定的閾值電壓(即使在電荷捕獲結(jié)構(gòu)中沿著溝道寬度維度(dimension)存在非均勻的電荷濃度)。

因此，在此描述一個(gè)實(shí)施例包括一個(gè)存儲(chǔ)器單元，其包括一個(gè)多層堆疊以及一層頂部導(dǎo)電層。多層堆疊至少包括一層隧穿勢壘介電結(jié)構(gòu)、一層導(dǎo)電層、一層電荷捕獲結(jié)構(gòu)和一層頂部介電結(jié)構(gòu)。其中，導(dǎo)電層位于隧穿勢壘介電結(jié)構(gòu)上，電荷捕獲結(jié)構(gòu)位于導(dǎo)電層上，頂部介電結(jié)構(gòu)則位于電荷捕獲結(jié)構(gòu)上，至于頂部導(dǎo)電層是位于頂部介電結(jié)構(gòu)上。而隧穿勢壘介電結(jié)構(gòu)由于具有大于大約3納米有效氧化物厚度(effective?oxide?thickness)EOT，其中EOT是由根據(jù)二氧化硅之介電常數(shù)與材料的介電常數(shù)的比所換算的隧穿勢壘介電結(jié)構(gòu)的材料的實(shí)際厚度來判定，而具有足以抑制自襯底至電荷捕獲層的直接隧穿的厚度以及介電特性。

在某些實(shí)施例中，上述存儲(chǔ)器單元是位于一個(gè)半導(dǎo)體襯底上，在這個(gè)半導(dǎo)體襯底中有一個(gè)源極區(qū)域以及一個(gè)漏極區(qū)域且由一個(gè)溝道區(qū)域所分離。位于隧穿勢壘介電結(jié)構(gòu)上的導(dǎo)電層，其至少部分地覆蓋上述溝道區(qū)域，且較好地完全在通道寬度維度中，且更好地既在溝道寬度又在溝道長度維度中。通過在溝道區(qū)域上以及在隧穿勢壘介電結(jié)構(gòu)上產(chǎn)生等電位表面、分散被捕獲在電荷捕獲結(jié)構(gòu)中的電荷影響的電場，導(dǎo)電層可用以抵消電荷捕獲結(jié)構(gòu)中的不均勻的電荷分布。