[發明專利]疊層芯片封裝及其制造方法和系統

有效

• 申請號: 200710181659.1
• 申請日: 2007-10-22
• 公開（公告）號: CN101170106A
• 公開（公告）日: 2008-04-30
• 發明（設計）人: 勞伊德·A.·沃斯;弗蘭西斯科·普雷達
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065;H01L23/498;H01L21/60;G06F17/50
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 李穎

1.疊層芯片封裝，包括：

多個絕緣層；以及

多個構成圖案的導電層，包括第一層、第四層和連續的絕緣層之間的兩個中間層，其中選擇性部分使用延伸穿過連續絕緣層的通孔在層之間被連接，

其中第一芯片下的第一層的第一區域被連接到源電壓，其中第二芯片下的第一層的第二區域被連接到地電位；

將導電信號平面定位于多個導電層中的一個導電層中，并且從第一芯片下延伸至第二芯片下，其中信號平面通過連接到源電壓的第二導電層和連接到地電位的第四導電層的平穩接近，從第一芯片下至第二芯片下保持相對一致的阻抗，而沒有對疊層芯片封裝添加層。

2.根據權利要求1所述的疊層芯片封裝，其中源電壓平面使用一個或多個通孔從第一區域的第一層連接到第二區域的兩個中間層中的一個。

3.根據權利要求2所述的疊層芯片封裝，其中導電信號平面使用一個或多個通孔從第一區域的兩個中間層中的第二層連接到第二區域的兩個中間層中的第三層。

4.根據權利要求3所述的疊層芯片封裝，其中地平面使用一個或多個通孔從第一區域的第三層連接到第二區域的第四層，以使信號平面保持到源電壓平面和地平面的平穩接近。

5.根據權利要求1所述的疊層芯片封裝，其中所述芯片是第一芯片，其中在第二芯片下的頂層的第三區域被連接到源電壓；

其中將導電信號平面定位于多個導電層之間，從而通過連接到源電壓的導電層和連接到地電位的導電層的平穩接近，導電信號平面的通路從第二區域下到第三區域下保持相對一致的阻抗。

6.制造疊層芯片封裝的方法，包括：

接收用于疊層芯片封裝的疊層封裝設計，所述疊層芯片封裝具有多個絕緣層和多個構成圖案的導電層，所述多個構成圖案的導電層包括第一導電層、第四導電層和兩個中間導電層；

在疊層封裝設計的第一區域中識別用于第一導電層的第一優選電壓平面；

在疊層封裝設計的第二區域中識別用于第一導電層的第二優選電壓平面，其中第一優選電壓平面是源電壓平面或地平面中的一個，并且第二優選電壓平面是源電壓平面和地平面中的另一個；

在多個導電層中定位信號平面、源電壓平面和地平面，從而通過連接到源電壓的導電層和連接到地電位的導電層的平穩接近，信號平面的通路從第一區域下到第二區域下保持相對一致的阻抗，而沒有對疊層封裝設計添加層，以形成混合電壓平面封裝設計；并且

基于混合電壓平面封裝設計制造疊層芯片封裝。

7.根據權利要求6所述的方法，其中第一區域位于第一芯片之下，并且其中第一電壓平面是源電壓平面。

8.根據權利要求7所述的方法，其中第二區域不在芯片之下，并且其中第二優選電壓平面是地平面。

9.根據權利要求8所述的方法，還包括：

在第二芯片下的疊層封裝設計的第三區域中識別用于笫一導電層的第三優選電壓平面，其中第三優選電壓平面是源電壓平面；

其中定位步驟包括在多個導電層中定位信號平面、源電壓平面和地平面，從而通過連接到源電壓的導電層和連接到地電位的導電層的平穩接近，信號平面的通路從第二區域下到第三區域下保持相對一致的阻抗，而沒有對疊層封裝設計添加層。

10.根據權利要求6所述的方法，其中定位步驟包括使用一個或多個通孔將源電壓平面從第一區域的第一層連接到第二區域的兩個中間層中的第二層。

11.根據權利要求10所述的方法，其中定位步驟包括使用一個或多個通孔將信號平面從第一區域的兩個中間層中的第二層連接到第二區域的兩個中間層中的第三層。

12.根據權利要求11所述的方法，其中定位步驟包括使用一個或多個通孔將地平面從第一區域的兩個中間層中的第三層連接到第二區域的第四層，從而信號平面保持到源電壓平面和地平面的平穩接近。