[發(fā)明專利]層疊半導(dǎo)體封裝及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200710180207.1
• 申請(qǐng)日: 2007-10-11
• 公開(kāi)（公告）號(hào): CN101330077A
• 公開(kāi)（公告）日: 2008-12-24
• 發(fā)明（設(shè)計(jì)）人: 金圣敏
• 申請(qǐng)（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類(lèi)號(hào): H01L25/00
• 分類(lèi)號(hào): H01L25/00;H01L23/488;H01L21/60
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 彭久云

技術(shù)領(lǐng)域

本發(fā)明涉及一種層疊半導(dǎo)體封裝及其制造方法。

背景技術(shù)

近年來(lái)，半導(dǎo)體器件的發(fā)展使其可以儲(chǔ)存大量的數(shù)據(jù)，并且可以在很短的時(shí)間內(nèi)處理所存儲(chǔ)的數(shù)據(jù)。

通常，半導(dǎo)體封裝是通過(guò)半導(dǎo)體芯片制造工藝來(lái)制造的，其中例如晶體管、電阻器、電容器等的半導(dǎo)體器件集成在形成于晶片上的半導(dǎo)體芯片上。然后進(jìn)行封裝工藝，其中半導(dǎo)體芯片與晶片上分離，電連接到外部電路板，并被封裝以保護(hù)極易碎的半導(dǎo)體芯片不受外部施加的沖擊和振動(dòng)的影響。

近年來(lái)，由于封裝工藝的技術(shù)發(fā)展，已經(jīng)發(fā)展出一種芯片級(jí)封裝(chipscale?package)，其尺寸不超過(guò)半導(dǎo)體芯片尺寸的100％到105％；以及一種層疊半導(dǎo)體封裝，其中層疊了多個(gè)半導(dǎo)體芯片，從而增強(qiáng)了數(shù)據(jù)存儲(chǔ)容量和數(shù)據(jù)處理速度。

這些封裝中，層疊半導(dǎo)體封裝具有一種結(jié)構(gòu)，其中層疊的半導(dǎo)體芯片通過(guò)導(dǎo)體相互連接，這些導(dǎo)體是用于該多個(gè)層疊半導(dǎo)體芯片之間的信號(hào)輸入/輸出。

常規(guī)的層疊半導(dǎo)體封裝中，為了將層疊的半導(dǎo)體芯片互連，形成有半導(dǎo)體芯片的每個(gè)半導(dǎo)體芯片或晶片均形成有通孔(via?hole)，且通孔中填充導(dǎo)電材料，從而形成連通上、下半導(dǎo)體芯片的導(dǎo)體。

帶有填充導(dǎo)體的通孔的半導(dǎo)體芯片或晶片被層疊，從而制成層疊半導(dǎo)體封裝，其中半導(dǎo)體芯片的導(dǎo)體相互電連接。

然而，為了制造上述的常規(guī)層疊半導(dǎo)體封裝，每一個(gè)半導(dǎo)體芯片或晶片內(nèi)都應(yīng)形成該導(dǎo)體，這就引入了復(fù)雜的制造工藝。

此外，常規(guī)的層疊半導(dǎo)體封裝經(jīng)常遭受層疊半導(dǎo)體芯片之間不良電連接的問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例涉及一種層疊半導(dǎo)體封裝，其簡(jiǎn)化了制造工藝，并且防止連接上、下半導(dǎo)體芯片的導(dǎo)體之間出現(xiàn)不良電連接。

進(jìn)一步地，本發(fā)明的實(shí)施例涉及一種制造層疊半導(dǎo)體封裝的方法，其簡(jiǎn)化了制造工藝，并且防止連接上、下半導(dǎo)體芯片的導(dǎo)體之間出現(xiàn)不良電連接。

在一個(gè)實(shí)施例中，層疊半導(dǎo)體封裝可以包括：半導(dǎo)體芯片模塊，具有形成有相互對(duì)準(zhǔn)的通孔的層疊半導(dǎo)體芯片；以及導(dǎo)電生長(zhǎng)層，置于對(duì)準(zhǔn)的通孔內(nèi)部并沿著通孔生長(zhǎng)。

一對(duì)相鄰的半導(dǎo)體芯片之間具有用以粘附半導(dǎo)體芯片的粘附組件(attachment?member)。

導(dǎo)電生長(zhǎng)層是電鍍層。

每一個(gè)半導(dǎo)體芯片包含：凹槽部(recess?part)，形成于與通孔對(duì)應(yīng)的位置上；以及導(dǎo)電焊墊，形成于該凹槽部的底面上，其中該通孔的尺寸小于該導(dǎo)電焊墊的尺寸。導(dǎo)電生長(zhǎng)層與該凹槽部對(duì)應(yīng)的側(cè)表面包括擴(kuò)展部，該擴(kuò)展部生長(zhǎng)到該凹槽部并與該導(dǎo)電焊墊相連。

導(dǎo)電生長(zhǎng)層凸出到半導(dǎo)體芯片模塊的上表面。

層疊半導(dǎo)體封裝可以進(jìn)一步包括其上安裝有半導(dǎo)體芯片模塊的基板主體、置于基板主體上并與半導(dǎo)體芯片模塊電連接的連接焊墊、和置于基板主體上并與導(dǎo)體電連接的球形焊盤(pán)。

層疊半導(dǎo)體封裝可以進(jìn)一步包括用來(lái)覆蓋半導(dǎo)體芯片模塊的模制組件。

導(dǎo)電生長(zhǎng)層與連接焊墊電連接，并且連接焊墊置于與導(dǎo)電生長(zhǎng)層相同的位置。

在另一個(gè)實(shí)施例中，一種制造層疊半導(dǎo)體封裝的方法可以包括：準(zhǔn)備形成有金屬種子層的基板；將具有相互對(duì)準(zhǔn)的通孔的半導(dǎo)體芯片層壓在金屬種子層上以形成半導(dǎo)體芯片模塊；以及利用金屬種子層在通孔內(nèi)生長(zhǎng)導(dǎo)電層，從而形成通孔內(nèi)的導(dǎo)電生長(zhǎng)層。

形成半導(dǎo)體芯片模塊的步驟包括：將具有第一通孔的第一半導(dǎo)體芯片置于金屬種子層上；以及將具有與第一通孔對(duì)準(zhǔn)的第二通孔的第二半導(dǎo)體芯片粘附在第一半導(dǎo)體芯片上。

將第一半導(dǎo)體芯片置于金屬種子層上的步驟包括：在第一半導(dǎo)體芯片的表面上形成預(yù)通孔(preliminary?via?hole)，其深度小于第一半導(dǎo)體芯片的厚度；將第一半導(dǎo)體芯片置于金屬種子層上，使得預(yù)通孔與金屬種子層相對(duì)；以及減少第一半導(dǎo)體芯片的厚度以形成露出金屬種子層的第一通孔。

減少第一半導(dǎo)體芯片的厚度的步驟中，通過(guò)拋光工藝減少第一半導(dǎo)體芯片的厚度。

形成半導(dǎo)體芯片模塊的步驟可以進(jìn)一步包括：在將第一半導(dǎo)體芯片置于金屬種子層上的步驟之前，在第一半導(dǎo)體芯片的對(duì)應(yīng)于預(yù)通孔的表面部分內(nèi)形成凹槽部；并且在凹槽部的底面上形成焊墊。

將第二半導(dǎo)體芯片置于第一半導(dǎo)體芯片上的步驟包括：在第二半導(dǎo)體芯片表面上形成預(yù)通孔，其深度小于第一半導(dǎo)體芯片的厚度；將第二半導(dǎo)體芯片置于第一半導(dǎo)體芯片上，使得第二半導(dǎo)體芯片的表面與第一通孔相對(duì)；以及減少第二半導(dǎo)體芯片的厚度以形成露出第一通孔的第二通孔。