[發明專利]包括寫恢復時間控制電路的半導體存儲裝置

無效

• 申請號: 200710169375.0
• 申請日: 2007-11-26
• 公開（公告）號: CN101188137A
• 公開（公告）日: 2008-05-28
• 發明（設計）人: 金敬鎬
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/22
• 分類號: G11C7/22;G11C11/4096
• 代理公司: 北京銘碩知識產權代理有限公司
• 代理人: 韓明星;譚昌馳

本申請要求于2006年11月24日在韓國知識產權局(KIPO)提交的第2006-116743號韓國專利申請的優先權，該申請的全部內容通過引用包含于此。

技術領域

示例實施例涉及一種半導體存儲裝置，更具體地講，涉及一種包括寫恢復時間控制電路的半導體存儲裝置和一種控制該半導體存儲裝置的寫恢復時間的方法。

背景技術

同步半導體存儲裝置可以與外部時鐘同步地輸入和輸出數據。因為動態隨機存取存儲器(DRAM)的操作速度增大，所以在響應寫命令而將數據充分寫入存儲單元之前，字線(WL)會由于預充電命令而失效。在產生寫命令之后，可產生列選擇線(CSL)使能信號和預充電命令。CSL使能信號的產生和預充電命令的產生之間的時間段可稱作寫恢復時間(tWR)。

能夠控制寫恢復時間的半導體存儲裝置可有助于確保同步半導體存儲裝置的適當操作。

發明內容

因此，提供的示例實施例可以基本上解決由于傳統技術的局限性和缺點而存在的一個或多個問題。

至少一個示例實施例提供了一種半導體存儲裝置，該半導體存儲裝置包括寫恢復時間控制電路，該半導體存儲裝置可以在將數據按照寫模式充分地寫入存儲單元中之后能夠使字線失效。

至少一個示例實施例提供了一種控制半導體存儲裝置的寫恢復時間的方法，所述控制半導體存儲裝置的寫恢復時間的方法可以在將數據按照寫模式充分地寫入存儲單元中之后能夠使字線失效。

根據至少一個示例實施例，一種半導體存儲裝置可以包括時鐘緩沖器、命令解碼器和寫恢復時間控制電路。時鐘緩沖器可以基于外部時鐘信號產生內部時鐘信號。命令解碼器可以通過對外部命令信號解碼來產生寫命令信號。寫恢復時間控制電路可以基于內部時鐘信號、寫命令信號和具有多位的寫恢復時間控制信號在行波流水線模式下選通多個存儲體預充電控制信號，產生多個選通的存儲體預充電控制信號。

根據至少一個示例實施例，寫恢復時間控制電路可以包括主電路和多個從電路。主電路可以基于內部時鐘信號、寫命令寫信號和寫恢復時間控制信號來產生可具有多位的第一門控制信號和可具有多位的第二門控制信號。從電路可以響應第一門控制信號和第二門控制信號在行波流水線模式下選通存儲體預充電控制信號中的每個，產生選通的存儲體預充電控制信號。

每個從電路可以包括預充電控制信號產生電路，該預充電控制信號產生電路可以對存儲體地址信號和自動預充電地址信號執行AND運算，產生存儲體預充電控制信號。

根據至少一個示例實施例，主電路可以包括第一延遲電路、寫恢復時間計數器、第二延遲電路和第三延遲電路。第一延遲電路可以通過將寫命令信號延遲第一時間來產生第一信號。寫恢復時間計數器可以響應內部時鐘信號和寫恢復時間控制信號將第一信號延遲第二時間來產生第二信號。第二延遲電路可以響應第一信號產生第一門控制信號。第一門控制信號可以具有可以與第一信號的周期對應的相位差并且可以具有多位。第三延遲電路可以響應第二信號產生第二門控制信號。第二門控制信號可以具有可以與第二信號的周期對應的相位差并且可以具有多位。

第二時間可以基于寫恢復時間控制信號的被啟用的位來設置。

寫恢復時間計數器可以包括可以響應寫恢復時間控制信號進行操作的多個觸發器。

根據至少一個示例實施例，第二延遲電路可以包括第一觸發器、第二觸發器、第三觸發器、第四觸發器、第五觸發器和第六觸發器。第一觸發器可以響應第一信號鎖存輸入端的信號，產生第一門控制信號的第一位。第二觸發器可以響應第一信號鎖存第一門控制信號的第一位，產生第一門控制信號的第二位。第三觸發器可以響應第一信號鎖存第一門控制信號的第二位，產生第一門控制信號的第三位。第四觸發器可以響應第一信號鎖存第一門控制信號的第三位，產生第一門控制信號的第四位。第五觸發器可以響應第一信號鎖存第一門控制信號的第四位，產生第一門控制信號的第五位。第六觸發器可以響應第一信號鎖存第一門控制信號的第五位，產生第一門控制信號的第六位。第一觸發器的輸入端可以電連接到第六觸發器的輸出端。