[發明專利]高耐壓半導體器件及高耐壓半導體器件的制造方法

無效

• 申請號: 200710163362.2
• 申請日: 2007-10-19
• 公開（公告）號: CN101179075A
• 公開（公告）日: 2008-05-14
• 發明（設計）人: 小池理
• 申請（專利權）人: 沖電氣工業株式會社
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L23/522;H01L29/423;H01L29/78;H01L21/822;H01L21/768;H01L21/336;H01L21/28
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 雒運樸;李偉

技術領域

本發明涉及一種高耐壓半導體器件及高耐壓半導體器件的制造方法。

背景技術

以往，在具有多層布線襯底的半導體器件的制造方法中，形成了用于使各層間進行電連接的接觸。在形成該接觸時，通常使用利用等離子體蝕刻等干式蝕刻來形成接觸孔、并使導體嵌入其中的方法。

特別是，在進行等離子體蝕刻時，半導體器件的柵絕緣膜容易受到等離子體損傷的影響，近年來，柵絕緣膜的薄膜化使得其更容易受到等離子體損傷的影響。但是，對于需要較厚的柵絕緣膜的高耐壓半導體器件，避免等離子體損傷這一點，一直未引起重視(例如，參考專利文獻1)。

圖5表示以往的半導體器件的構造。在半導體襯底75上形成有柵絕緣膜76、柵電極77，在柵電極77的兩側，在半導體襯底75的表層區域形成有源區78、漏區79。源區78、漏區79和柵電極77，通過接觸80連接于第1金屬布線81。第1金屬布線81通過第1VIA孔82連接于第2金屬布線83，第2金屬布線83通過第2VIA孔84連接于第3金屬布線85。另外，柵電極77和第1金屬布線81利用中間膜86進行絕緣，第1金屬布線81和第2金屬布線83利用第1層間膜87進行絕緣，第2金屬布線83和第3金屬布線85利用第2層間膜88進行絕緣。

如此，高耐壓半導體器件處于一種未采取等離子體損傷對策的現狀。

專利文獻1：日本特開2000-260987號公報

發明內容

但是，具有較厚柵絕緣膜的高耐壓半導體器件，由于等離子體損傷而產生了Vt變動量，因此有必要對用來抑制Vt變動量的對策進行研究。特別是，在圖5所示的晶體管中，Vt變動量從柵絕緣膜的膜厚為350的膜厚附近急劇地上升，圖6示出了這一情況。因此，對于柵絕緣膜的膜厚在350以上的高耐壓半導體器件來說，有必要采取等離子體損傷的對策。

另外，在圖5所示的晶體管中，如圖7所示，以下的面積比與Vt變動量呈比例關系，該面積比是指形成于柵電極上的接觸孔的總開口面積和柵電極與柵絕緣膜相接的部分的面積的面積比，并且，在接觸孔形成時產生了0.07V左右的Vt變動量。因此，為避免高耐壓半導體器件的動作出現問題，有必要將晶體管間的接觸孔的總開口面積和與該接觸孔相接的柵電極的表面的面積，設為一定值，以抑制Vt變動量的波動。

本發明就是鑒于上述問題而作出的，并以實現以下目的為課題。

即，本發明的目的在于，提供一種高耐壓半導體器件即其制造方法，該高耐壓半導體器件可以抑制由VIA孔形成工序中的等離子體損傷引起的Vt變動量。

本發明人經專心研究，結果發現：通過采用下述的高耐壓半導體器件和該半導體器件的制造方法，可以解決以上問題，并實現上述目的。

即，方案1所述的高耐壓半導體器件，其特征在于：晶體管的柵電極和二極管，通過在各自之上形成的接觸，并利用直接與上述接觸連接的布線進行電連接，其中，上述晶體管形成于半導體襯底，具有膜厚在350以上的柵絕緣膜，上述二極管由形成于半導體襯底的表層區域的第1導電型的阱區和形成于上述半導體襯底的表層區域、且是形成于上述阱區上的第2導電型的擴散層構成。

根據方案1所述的高耐壓半導體器件，通過等離子體蝕刻形成在上述布線層上形成的VIA孔時產生的電流，流向電阻比柵絕緣膜低的二極管，而不會流向柵電極。因此，柵絕緣膜能夠避免由等離子體損傷造成的影響，該等離子體損傷是由等離子體蝕刻時產生的電流導致的，從而能夠抑制Vt變動量。

方案2所述的高耐壓半導體器件，其特征在于，具有：半導體襯底；晶體管，其具有形成于上述半導體襯底的表層區域的第1導電型的溝道區域、和形成于上述溝道區域的兩側的第2導電型的源區及漏區、形成于上述溝道區域上的膜厚為350以上的柵絕緣膜、和形成于上述柵絕緣膜上的柵電極；二極管：其由形成于上述半導體襯底的表層區域的第1導電型的阱區和形成于上述半導體襯底的表層區域、且是形成于上述阱區上的第2導電型的擴散層構成；接觸，分別形成于上述柵電極上和上述第2導電型的擴散層上；以及布線，形成于各上述接觸上的同一布線層，使各上述接觸彼此間進行電連接。