[發明專利]具有刷新觸發器的半導體存儲器件

無效

• 申請號: 200710154266.1
• 申請日: 2007-09-17
• 公開（公告）號: CN101236783A
• 公開（公告）日: 2008-08-06
• 發明（設計）人: 渡邊浩志;田中達也
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王以平

交叉引用

本申請基于并要求于2007年1月30日提交的在先日本專利申請No.2007-020016的優先權，在此引用其全部內容。

技術領域

本發明涉及一種具有刷新觸發器的半導體存儲器件。

背景技術

用于NAND閃存的非易失性存儲單元的最大特征如下。非易失性存儲單元具有周圍覆蓋了絕緣膜的多晶硅浮柵。存儲單元閾值電壓按以下方式改變。具體的，對施加到最接近浮柵(FG)的控制柵上的電壓(控制電壓)進行控制。電荷、即電子通過FN隧穿效應從襯底被注入到浮柵。另外，對施加到6阱上的電壓(擦除電壓)進行控制，以從浮柵拉出電荷，以改變存儲器的閾值電壓。如果上述改變沒有寬于固定的余量，就失去了作為存儲器件的功能。

相反，尺寸的持續減小使得位成本減小，并因此產生以下問題。由于單元與FG邊緣電容之間的干擾，使改變余量變窄；其結果，妨礙了尺寸的減小。另外，下述現象(IPD泄漏)使對改變的控制變得困難。根據該現象，電子通過隧穿過保持在浮柵(FG)與控制柵(CG)之間的多晶間電介質(IPD)。例如，如果當電子從襯底注入到浮柵時產生了IPD泄漏，就會發生以下問題。即，存儲單元的閾值電壓沒有作為目標值而被建立。

為了解決上述問題，提出了以下的方法(JP-A?2006-310662(KOKAI))。根據該方法，保持在浮柵與控制柵之間的多晶間絕緣膜的兩端以金屬膜代替。

然而，上述方法包含使用并未用于現有的非易失性存儲器的新物質與技術。因此，大量的費用花費在元件形成技術的開發上。由于與非易失性存儲器特有的工藝條件有密切關系，因此，非常難以開發上述新物質與新技術。

因此，希望能夠實現即使因為隧道膜變薄而引起數據保持時間縮短，也可以保證存儲內容的非易失性存儲器。

發明內容

根據本發明的一個方面，提供一種半導體存儲器件，該存儲器件包括：具有多個存儲單元晶體管的存儲單元陣列；

指定存儲單元的X軸的位置的X譯碼器；

指定存儲單元的Y軸的位置的Y譯碼器；

利用X譯碼器與Y譯碼器，集中地控制存儲單元晶體管的讀出、寫入以及擦除的控制器；

在沒有電源的狀態下經過了預定的有效期后，產生輸出信號的半導體時間開關；以及

接收來自半導體時間開關的輸出信號，并向控制器提供指令以將存儲在存儲單元陣列中的一個區域中的信息傳輸到另一個區域從而刷新信息的刷新觸發器電路。

附圖說明

圖1是根據本發明的一個實施方式的具有刷新觸發器的非易失性存儲器件的結構框圖。

圖2是根據本發明的變更例(2)的具有刷新觸發器的非易失性存儲器件的結構框圖。

圖3是解釋FG邊緣影響的圖。

圖4是解釋現有寫入方法的能帶圖。

圖5是解釋不完全耗盡層的影響的能帶圖。

圖6是出詳細的多晶硅柵的耗盡狀態的圖。

圖7A是解釋弱積累(存儲)層的圖。

圖7B是當沒有積累時的能帶圖。

圖8是解釋弱積累層的影響的能帶圖。

圖9A～9D是解釋SSAD的4個基本操作的圖。

圖10是具有浮柵的SSAD的剖面圖。

圖11是解釋SSAD的操作模式的表。

圖12是實現一個SSAD操作模式的例子的結構剖面圖。

圖13是實現一個SSAD操作模式的例子的結構剖面圖。

具體實施方式

在對本發明的實施方式進行說明前，將詳細解釋本發明的相關技術。根據現有的按比例縮小技術，忽略了浮柵邊緣電容耦合(FG邊緣耦合)。浮柵邊緣電容耦合在存儲單元的浮柵與擴散層之間產生。隨著浮柵尺寸的減小，非易失性存儲器難以充分滿足其功能。如圖3所示，FG邊緣耦合意味著通過位于浮柵側邊與擴散層2之間的電容C3的耦合。此外，還存在以下的電容C1和C2。C1為位于浮柵3與半導體襯底1之間的隧道氧化膜電容(TOX電容)。C2為位于浮柵3與控制柵4之間的多晶間絕緣膜(IPD)電容。

FG邊緣電容的特征在于，其大小即使在將層積柵按比例縮小時也不會改變。這與IPD電容與TOX電容隨著按比例縮小的對置面積變窄而減小的事實相反。因此，FG邊緣電容影響隨著按比例縮小而相對變得較大。