[發明專利]半導體器件及其制造方法

無效

• 申請號: 200710142785.6
• 申請日: 2007-08-23
• 公開（公告）號: CN101131994A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 韓載元
• 申請（專利權）人: 東部高科股份有限公司
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L23/488;H01L21/60
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 鄭小軍

技術領域

本發明涉及一種半導體器件及其制造方法。

背景技術

電感在電路中作為線圈來工作，其作為電路中的元件可用以接收和發送高頻。

由于RF通信市場的發展，實質上，在RF設備或模擬設備中使用電感已經非常普遍。

發明內容

本發明提供一種半導體器件及其制造方法，其簡化了制造工藝并提高了產量。

在本發明的一實施例中，提供一種半導體器件，包括：第一襯底，包括電感單元；第二襯底，包括RF(射頻)裝置電路，該RF裝置電路具有晶體管和引線；和連接電極，用于使所述電感單元和所述RF裝置電路電連接。

在本發明的另一實施例中，提供一種半導體器件的制造方法，包括：形成第一襯底和第二襯底，所述第一襯底具有電感單元，所述第二襯底具有射頻裝置電路，即RF裝置電路，該RF裝置電路具有晶體管和引線；和使所述第一襯底疊置在所述第二襯底上，并使得所述電感單元電連接至所述RF裝置電路。

以下結合附圖和說明書詳細闡述本發明的一個或多個實施例。根據說明書、附圖和權利要求書，本發明的其它特點將變得清楚。

附圖說明

圖1示出根據本發明實施例的通過半導體器件制造方法形成的具有電感單元的襯底。

圖2示出根據本發明實施例的通過半導體器件制造方法形成的具有電感單元的襯底的橫截面圖。

圖3示出根據本發明實施例的通過半導體器件制造方法形成的具有電路單元的襯底的示圖。

圖4示出根據本發明實施例的通過半導體器件制造方法形成的具有電感的半導體器件的示圖。

具體實施方式

將參照本發明的實施例來詳細描述本發明，在附圖中示出本發明的實例。

通過說明書，可以理解的是，當例如層(膜)、區域、圖案或結構的元件被提及位于另一元件“上/以上/上方/上面”，或“下/以下/下方/下面”時，其可以直接位于該另一元件上，或者也可以存在插入元件。因此，應理解為，這些均屬于本發明實施例的技術范圍。

本發明實施例涉及這樣一種方法，即通過在單獨制造具有電感單元的第一襯底和具有RF裝置電路單元的第二襯底之后疊置所述第一襯底和所述第二襯底，從而有效地制造一種具有電感的半導體器件。在第一襯底上形成的電感單元可通過連接電極電連接至在第二襯底上形成的RF裝置電路單元。這里，電感單元表示電感所形成的區域。在該電感單元中，可形成螺旋形金屬圖案。

圖1示出根據本發明實施例的通過半導體器件制造方法形成的具有電感單元的襯底，圖2示出根據本發明實施例的通過半導體器件制造方法形成的具有電感單元的襯底的橫截面圖。

在根據本發明實施例的半導體器件制造方法中，如圖1和圖2所示制造第一襯底300，其包含電感單元311和穿透電極(penetration?electrode)313。

首先，在半導體襯底310上形成絕緣層315，并執行圖案化工藝以形成電感。在執行蝕刻工藝之后執行金屬沉積工藝，用以形成電感阻擋層，并執行填充工藝，以形成電感金屬層。然后，通過在電感金屬層上執行化學機械平坦化(CMP)工藝形成電感單元311。

形成穿透半導體襯底310的電極313并使其連接至電感單元311。可通過在半導體襯底310上依次執行圖案化工藝、蝕刻工藝、金屬成形工藝和CMP工藝來形成電極313。由于這些工藝對于所屬領域普通技術人員來說是公知的，并且不是本發明實施例的重點所在，因此這里將忽略其詳細描述。

電感單元311和穿透電極313可由包括W、Cu、Al、Ag和Au的材料中的至少一種材料制成。可通過化學氣相沉積(CVD)工藝、物理氣相沉積(PVD)工藝、蒸發工藝或電化學植入(ECP)工藝來沉積電感單元311和穿透電極313。可使用TaN、Ta、TiN、Ti或TiSiN作為電感單元311和穿透電極313的阻擋金屬層(barrier?metal)。此外，可通過CVD工藝、PVD工藝或原子層沉積(ALD)工藝來形成阻擋金屬層。

然后，在電感單元311上形成鈍化層317。

圖3是示出根據本發明實施例的通過半導體器件制造方法形成的具有RF裝置電路單元的襯底的示圖。

如圖3所示，通過根據本發明實施例的半導體器件制造方法來制造第二襯底500，其中第二襯底500包括晶體管層510、第一金屬層520、第二金屬層530和第三金屬層540。