[發明專利]三角積分調制器及其相關方法

有效

• 申請號: 200710140940.0
• 申請日: 2007-08-10
• 公開（公告）號: CN101364807A
• 公開（公告）日: 2009-02-11
• 發明（設計）人: 白洪全;楊朝棟
• 申請（專利權）人: 晨星半導體股份有限公司
• 主分類號: H03M3/02
• 分類號: H03M3/02
• 代理公司: 北京市柳沈律師事務所
• 代理人: 葛寶成;黃小臨

技術領域

本發明涉及三角積分調制器，特別涉及使用可調整組態的數字/模擬轉換器的三角積分調制器。

背景技術

在信號處理的領域之中，經常會使用三角積分調制器(Sigma-DeltaModulator)來處理信號，三角積分調制器可分為許多種類：連續時間(continuous?time)、非連續時間(discrete?time)、一階(order)或多階、單一位或多位等。一般而言，若欲提高輸入信號的動態范圍(dynamicrange)，則須增加三角積分調制器的階數或位數。然而，若提高階數會使狀態不穩定，而增加位數的話，若不額外處理，則會導入非線性的反饋信號，使加總信號呈非線性，因而降低整體系統的線性度。圖1A示出了此種情況，如圖1A所示，單一位的數字/模擬轉換器所產生的反饋信號必定為線性，然而多位的數字/模擬轉換器則容易使反饋信號產生非線性的情況。在此種情形下，需要額外的算法或電路來維持或校正線性度，因此會造成系統額外的負擔。

有些三角積分調制器會改變其某些元件的組態來調整其增益。圖1B示出了現有技術的三角積分調制器100，此三角積分調制器100揭露于KathleenPhilips，etc.，“A?Continuous-Time?∑ΔADC?With?Increased?Immunity?toInterferers，”2004?IEEE?Journal?of?Solid-State?Circuits，vol.39，no.12，pp?2170-2177。如圖1所示，三角積分調制器100包含多個可變電阻101，其用以調整三角積分調制器100的增益。可變電阻101位于信號輸入的路徑上，而在三角積分調制器中的可變電阻通常以圖1B所示的可變電阻模塊103呈現，其藉由開關的切換來決定其電阻值。然而此開關的非線性阻值卻可能導致信號產生非線性的狀況，因此使系統產生失真(distortion)。其它元件的詳細描述已揭露于上述論文中，故在此不再贅述。

發明內容

因此，本發明的一目的為提供一種三角積分調制器以及相關方法，其包含了一可調整組態的數字/模擬轉換器，可藉由調整此數字/模擬轉換器的電容、電阻、電流或電壓而調整數字/模擬轉換器的反饋電流，以解決上述問題。

本發明的一實施例揭露了一種三角積分調制器，包含：一回路濾波器，用以對一加總信號施行濾波動作以產生一濾波后信號；一單一位量化器，耦接至該回路濾波器，用以對該濾波后信號施行一量化動作以產生一量化信號；一單一位可調整數字/模擬轉換器，耦接至該單一位量化器，該單一位可調整數字/模擬轉換器具有可調整的一組態，該單一位可調整數字/模擬轉換器用以根據該量化信號以及該組態產生一反饋信號；以及一加法器，耦接至該回路濾波器以及該單一位可調整數字/模擬轉換器，用以加總一輸入信號以及該反饋信號以產生該加總信號。

在本發明的三角積分調制器中，該單一位可調整數字/模擬轉換器包含一第一組態設定電路，該第一組態設定電路包含：一電阻；一第一開關，耦接于該電阻；一第二開關，耦接于該第一開關以及一第一電壓；一第三開關，耦接于該第一開關以及一共同電壓；以及一第四開關，耦接于該電阻以及一第二電壓；其中，該第一開關、該第二開關、該第三開關以及該第四開關的動作是根據該量化信號而動作，且該電阻、該第一電壓、該共同電壓以及該第二電壓其中至少其一為可調式。

在本發明的三角積分調制器中，該單一位可調整數字/模擬轉換器的該反饋信號是由兩差動輸出端輸出，且該單一位可調整數字/模擬轉換器包含一第二組態設定電路，該第一組態設定電路與該第二組態設定電路分別耦接至該兩差動輸出端，且該第一組態設定電路與該第二組態設定電路具有相同的元件及結構。

在本發明的三角積分調制器中，該單一位可調整數字/模擬轉換器包含一第一組態設定電路，該第一組態設定電路包含：一輸出路徑，耦接至該加法器；一電容；一第一開關，耦接至該輸出路徑以及該電容；一第二開關，耦接至一共同電壓以及該電容；以及一第三開關，耦接至該電容以及一第一電壓；其中，該第一開關、該第二開關以及該第三開關的動作是根據該量化信號而動作，且該電容，該共同電壓以及該第一電壓其中至少其一為可調式。

在本發明的三角積分調制器中，該單一位可調整數字/模擬轉換器的該反饋信號是由兩差動輸出端輸出，且該單一位可調整數字/模擬轉換器包含一第二組態設定電路，該第一組態設定電路與該第二組態設定電路分別耦接至該兩差動輸出端，且該第一組態設定電路與該第二組態設定電路具有相同的元件及結構。