[發(fā)明專利]電熔絲電路、存儲器器件和電子部件有效
| 申請?zhí)枺?/td> | 200710135774.5 | 申請日: | 2007-08-16 |
| 公開(公告)號: | CN101127245A | 公開(公告)日: | 2008-02-20 |
| 發(fā)明(設(shè)計(jì))人: | 山口秀策 | 申請(專利權(quán))人: | 富士通株式會社 |
| 主分類號: | G11C29/44 | 分類號: | G11C29/44;G11C17/18 |
| 代理公司: | 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 | 代理人: | 趙淑萍 |
| 地址: | 日本神*** | 國省代碼: | 日本;JP |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 電熔絲 電路 存儲器 器件 電子 部件 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及電熔絲(fuse)電路、存儲器器件和電子部件。
背景技術(shù)
圖16是示出包括激光熔絲的半導(dǎo)體存儲器芯片的視圖。近年來,半導(dǎo)體存儲器包括使用激光熔絲的冗余存儲器單元,其中故障存儲器單元一般被冗余存儲器單元替換。激光熔絲是一種非易失性ROM,其利用激光光束切割布線層以進(jìn)行寫(例如,在未切割狀態(tài)下它處于電氣上連接的狀態(tài),此狀態(tài)為“0(零)”,而在切割狀態(tài)下它處于電氣上未連接的狀態(tài),此狀態(tài)為“1”),并且到冗余存儲器單元的替換是通過使該ROM記憶故障存儲器單元的地址來執(zhí)行的。但是,在將使用激光熔絲的存儲器芯片1601封裝在封裝1602中之后,就不能向其發(fā)射激光LS。已知這樣一種現(xiàn)象,即存儲器芯片1601中的DRAM在封裝時(shí)受到熱量之類的影響而在刷新特性等方面有所惡化。但是,在封裝之后無法向其發(fā)射激光LS。因此,正在研究這樣一種方法,其中將電可寫電熔絲用作非易失性ROM,并且使ROM記憶故障存儲器單元的地址以利用冗余存儲器單元來替換故障存儲器單元。
圖17是示出電熔絲電路的配置示例的視圖。下面將場效應(yīng)晶體管簡稱為晶體管。電熔絲電容器101被連接在電壓VRR和節(jié)點(diǎn)n3之間。n溝道晶體管102是保護(hù)晶體管,其柵極連接到電壓VPP,其漏極連接到節(jié)點(diǎn)n3,并且其源極連接到節(jié)點(diǎn)n2。電壓VPP例如是3V。n溝道晶體管103是寫電路,其柵極連接到寫信號WRT,其漏極連接到節(jié)點(diǎn)n2,并且其源極連接到地。
然后將描述讀電路110的配置。n溝道晶體管111的柵極連接到讀信號RD,其漏極連接到節(jié)點(diǎn)n2,并且其源極連接到節(jié)點(diǎn)n4。n溝道晶體管113的柵極連接到節(jié)點(diǎn)n5,其漏極連接到節(jié)點(diǎn)n4,并且其源極經(jīng)由電阻114連接到地。p溝道晶體管112的柵極連接到節(jié)點(diǎn)n5,其源極連接到電壓VII,并且其漏極連接到節(jié)點(diǎn)n4。電壓VII例如是1.6V。與非(NAND)電路115連接到電源電壓VII,并且其輸入端連接到節(jié)點(diǎn)n4和信號RSTb的線路,其輸出端連接到節(jié)點(diǎn)n5。NOT電路116的輸入端連接到節(jié)點(diǎn)n5,并且其輸出端連接到信號EFA的線路。
圖18是示出電熔絲電路215及其外圍電路的配置示例的視圖,圖19是示出電熔絲電路的示例性寫操作的時(shí)序圖。電熔絲電路215對應(yīng)于圖17中的電熔絲電路。升壓器電路和電平控制電路201升高電壓并且控制電平以向多個(gè)單元電路203提供電壓。電熔絲控制電路202向多個(gè)單元電路203輸出信號RD、信號RSTb、信號EF-WRITE、信號EF-START、信號EF-CLK、信號EF-STRB。每個(gè)單元電路203包括觸發(fā)器(FF)211、212、NAND電路213,以及NOT電路214和電熔絲電路215。多個(gè)單元電路203中的觸發(fā)器211分別輸入地址信號A0(零)至A2和有效信號VALID并且構(gòu)成地址電阻器204。為了便于描述,描述3位地址信號A0(零)至A2的情形作為示例。有效信號VALID是指示是否驗(yàn)證與地址信號A0(零)至A2相對應(yīng)的電熔絲的記憶內(nèi)容的信號。例如,當(dāng)不存在故障存儲器單元并且不需要替換為冗余存儲器單元時(shí),則使有效信號VALID為低電平。多個(gè)單元電路203中的觸發(fā)器212構(gòu)成移位電阻器205。
在時(shí)刻t1之前,信號EF-STRB的脈沖被輸入到觸發(fā)器211的時(shí)鐘端,并且地址信號A0(零)至A2分別被輸入到觸發(fā)器211的輸入端。
將描述以下情形下的寫示例,其中諸如低電平的地址信號A0(零)、高電平的地址信號A1、低電平的地址信號A2和高電平的有效信號VALID之類的信號被寫入到電熔絲中。地址信號A0(零)的寄存器211輸出低電平。地址信號A1的寄存器211輸出高電平。地址信號A2的寄存器211輸出低電平。有效信號VALID的寄存器211輸出高電平。
在時(shí)刻t1以及時(shí)刻t1之后,時(shí)鐘信號CLK變成具有恒定頻率的時(shí)鐘脈沖。信號EF-WRITE是與時(shí)鐘EF-CLK具有相同周期的脈沖。在時(shí)刻t1,開始信號EF-START從高電平變?yōu)榈碗娖健H缓螅莆浑娮杵?12移動開始信號EF-START以將其輸出到下一移位寄存器212。這樣,地址信號A0(零)的電阻器212、地址信號A1的電阻器212、地址信號A2的電阻器212以及有效信號VALID的電阻器212分別輸出移位后的脈沖。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于富士通株式會社,未經(jīng)富士通株式會社許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710135774.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





