[發(fā)明專利]閃存裝置及用以控制其擦除操作的方法

有效

• 申請?zhí)枺?/td>: 200710110175.8
• 申請日: 2007-06-18
• 公開（公告）號: CN101178937A
• 公開（公告）日: 2008-05-14
• 發(fā)明（設計）人: 李熙烈
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: G11C16/16
• 分類號: G11C16/16;G11C16/08
• 代理公司: 北京市柳沈律師事務所
• 代理人: 郭定輝;黃小臨

技術領域

本發(fā)明涉及半導體存儲器裝置，以及更特別地，涉及閃存裝置，在閃存裝置中可防止因在以塊為基礎的擦除操作中的漏電流而降低擦除操作的可靠性，以及涉及控制閃存裝置的擦除操作的方法。

背景技術

通常，可將閃存裝置分類成NOR類型和NAND類型，其中NOR類型一般是用以高速儲存小量信息，而NAND類型一般是用以儲存大量信息。閃存裝置實施讀取操作、編程操作和擦除操作。術語“編程操作(program?operation)”和“擦除操作(erase?operation)”指的是藉由將電子注入浮置柵極和從浮置柵極移除電子以在一個或多個存儲器單元中儲存數(shù)據(jù)的操作。例如，在編程操作中，只編程在存儲器單元塊中所包括的多個存儲器單元的所選擇的存儲器單元。當藉由FN穿隧(tunneling)朝P-井區(qū)釋放在存儲器單元的浮置柵極中所存在的電子時，執(zhí)行閃存裝置的擦除操作。在擦除操作中，同時擦除在存儲器單元塊中所包括的全部存儲器單元中所儲存的數(shù)據(jù)。亦即，以存儲器單元塊為基礎來實施擦除操作。

圖1是用以說明傳統(tǒng)閃存裝置的擦除操作的存儲器單元及傳輸柵極的電路圖。在擦除操作中，施加0V的偏壓Vb至全局字符線GWL，以及施加20V的本體電壓(bulk?voltage)VBK1至存儲器單元CA1至CAn及CB1至CBn的P-井區(qū)(其中n是整數(shù))。使存儲器單元CA1至CAn及CB1至CBn的源極及漏極浮置。此外，施加具有電壓(Vcc)電平的塊選擇信號BKSEL1至NMOS晶體管NM1的柵極，其中NMOS晶體管NM1連接于被選擇(亦即，將被擦除)的存儲器單元塊A的局部字符線WL1與全局字符線GWL之間。將具有0V的本體電壓VBK2施加至NMOS晶體管NM1的基底(未顯示)。使NMOS晶體管NM1導通以響應塊選擇信號BKSEL1，以及使局部字符線WL1連接至全局字符線GWL。結果，局部字符線WL1的電壓變成0V，以及在存儲器單元CA1至CAn的連接至局部字符線WL1的控制柵極(未顯示)與存儲器單元CA1至CAn的P-井區(qū)間產(chǎn)生20V的電壓差。于是，當朝P-井區(qū)釋放存儲器單元CA1至CAn的浮置柵極的電子時，實施存儲器單元塊A的擦除操作。

同時，NMOS晶體管NM2的柵極被施加有0V的塊選擇信號BKSEL2，其中NMOS晶體管NM2連接于未被選擇(亦即，將不被擦除)的存儲器單元塊B的局部字符線WL2與全局字符線GWL之間。此外，施加0V的本體電壓VBK2至NMOS晶體管NM2的基底。使NMOS晶體管NM2截至以響應塊選擇信號BKSEL2，以及使局部字符線WL2與全局字符線GWL分離。此浮置局部字符線WL2。的后，藉由一電容耦合現(xiàn)象將被施加至存儲器單元CB1至CBn的P-井區(qū)的20V的本體電壓VBK1施加至局部字符線WL2，以及因而將局部字符線WL2的電壓電平提升至約19V。此導致在局部字符線WL2與存儲器單元CB1至CBn的P-井區(qū)間的1V的電壓差，1V的電壓差不足以從存儲器單元CB1至CBn的浮置柵極釋放電子。結果，當對存儲器單元塊A實施擦除操作時，沒有對存儲器單元塊B實施擦除操作。

雖然截至NMOS晶體管NM2，但是會在NMOS晶體管NM2中產(chǎn)生漏電流。于是，局部字符線WL2的電壓電平被提升至接近本體電壓VBK1的電壓電平會逐漸地減少。這導致在存儲器單元CB1至CBn的控制柵極與P-井區(qū)間的電壓差的增加。因此，可能導致淺擦除(shallow?erase)，亦即，可能非刻意地從存儲器單元CB1至CBn的浮置柵極釋放小量電子。當在閃存裝置中所包括的存儲器單元塊的數(shù)目增加時，像淺擦除的擦除干擾變得更顯著。例如，每當存儲器單元塊逐個地實施擦除操作，在不應被擦除的存儲器單元塊的存儲器單元中重復地產(chǎn)生淺擦除現(xiàn)象。因此，當對應存儲器單元的閾值電壓逐漸減少時，很可能增加讀取操作失敗。

再者，發(fā)生快速編程現(xiàn)象，其中當擦除操作的次數(shù)增加時，閾值電壓在編程操作時上升至目標電壓以上，或者發(fā)生慢速擦除現(xiàn)象，其中在擦除操作時無法使閾值電壓充分地降低至目標電壓。下面將參考圖2做更詳細描述

圖2是顯示在現(xiàn)有技術中依賴于擦除操作的次數(shù)的慢速擦除特性及快速編程特性的特性曲線圖。雖然在相同狀態(tài)下實施編程或擦除操作，但是當實施編程或擦除操作時，存儲器單元的閾值電壓增加，以及最后變成高于目標電壓。閾值電壓的增加導致編程操作的快速實施或擦除操作的慢速實施。當在擦除操作時字符線與本體間的電壓差較高時，會發(fā)生此現(xiàn)象。換句話說，在擦除操作時字符線與本體間的電壓差越高，快速編程及慢速擦除現(xiàn)象越嚴重。