[發(fā)明專利]減少傳輸圖形數(shù)據(jù)的頻寬需求的系統(tǒng)與方法

有效

• 申請?zhí)枺?/td>: 200710109969.2
• 申請日: 2007-06-11
• 公開（公告）號: CN101068363A
• 公開（公告）日: 2007-11-07
• 發(fā)明（設計）人: 柏瑞斯·柏克潘克;提莫·佩塔西
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: H04N7/26
• 分類號: H04N7/26;H04N7/32
• 代理公司: 北京市柳沈律師事務所
• 代理人: 黃小臨;王志森

技術領域

本發(fā)明是有關于圖像數(shù)據(jù)壓縮，更特別是指一種z軸數(shù)據(jù)壓縮與編碼的系統(tǒng)與方法。

背景技術

如本領域技術人員所知，藝術與科學上的3D計算機圖像是由3D物體的2D圖像所產(chǎn)生或繪制，再呈現(xiàn)于顯示裝置(如陰極射線管顯示器或液晶顯示器)上。此物體可能為簡單的幾何基元(primitive)，例如點、線、三角形、或是多邊形。許多復雜的物體可以由一連串相連的平面多邊形代表而繪制于顯示裝置上，舉例來說，此物體可由一連串相連的平面三角形來代表。所有幾何基元可能最后都以一個頂點或一組頂點來表示，舉例而言，坐標(x，y，z)可能定義成一個點，或是一條線的端點，或是多邊形的一角。

為了產(chǎn)生一組數(shù)據(jù)讓一個3D基元的2D投影顯示于計算機監(jiān)示器或其它顯示裝置，此基元的頂點將在繪圖管線(pipeline)中經(jīng)過一連串的運算或是階段。一個基本的管線僅是一連串處理單元或階段的迭合，把前一個階段的輸出當成下一個階段的輸入。舉例來說，在一個圖形處理器中處理階段包括有頂點運算、基元組合運算、像素運算、紋理組合運算、描繪運算、以及碎形運算。

在典型圖形顯示系統(tǒng)中，圖像數(shù)據(jù)庫(例如指令列)可存有場景的物體描述，這些物體被描述成覆蓋在其表面的數(shù)個小多邊形。同樣地，數(shù)個小區(qū)塊(tile)也可以同樣的方式覆蓋在一墻面或其它表面。每個多邊形被表示成一個表，包括有頂點坐標(模形坐標里的X軸坐標、Y軸坐標、Z軸坐標)，一些材質表面特性的敘述(顏色、紋理、亮度等)，還可能有每個頂點構成的表面的正規(guī)向量。對于具有復雜曲度表面的3D物體而言，多邊形通常必須為三角形或四邊形，而后者還可被分解成一對三角形。

轉換引擎對應使用者所輸出的視角轉換物體的坐標。此外，使用者可設定視野，產(chǎn)生的圖像大小，以及后端的可見度，以視需要包含或移除背景。當視野被選擇時，修剪邏輯電路便移除在視野外的多邊形(三角形)，并修剪部分在視野外但部分在視野內的多邊形。這些被修剪的多邊形將對應到在視野內的多邊形，并且其新邊將對應到視野內的邊。這些多邊形的頂點接著以對應屏幕視野(X，Y坐標)和深度(Z坐標)的坐標形式傳送至下一階段。在典型系統(tǒng)中，之后會有光源模型將光源納入考慮。多邊形的色彩值接著傳送至描繪器，描繪器系產(chǎn)生數(shù)個區(qū)塊的空白像素作為之后的可視性(visibility)決定，或隱藏表面的移除及剩余像素的紋理計算/著色。

圖1表示現(xiàn)今的隱藏表面移除(hidden?surface?removal)單元的實施方式，一般稱為z軸數(shù)據(jù)處理單元。如本領域技術人員所知，系統(tǒng)效能是經(jīng)由使用兩階段隱藏表面移除管線的實現(xiàn)而改善。在第一階段，ZL1單元處理一區(qū)塊內多個像素的z軸數(shù)據(jù)。當一區(qū)塊內像素的z軸數(shù)據(jù)超過ZL1的格式范圍時，此z軸數(shù)據(jù)便必須以在像素z軸數(shù)據(jù)處理單元(有時稱為ZL2)中作像素層級處理。

ZL1和ZL2的名稱一般分別代表第一階Z暫存器和第二階Z暫存器。它們的名稱會依算法的類型而有所不同，例如超Z暫存器或階層式Z暫存器。此兩階Z單元實現(xiàn)允許較大像素圖塊的較高階深度數(shù)據(jù)儲存(如一個區(qū)塊)，以及最小顆粒的深度數(shù)據(jù)儲存(如屏幕上的單一像素)。ZL1的優(yōu)點為減少繪圖管線中深度數(shù)據(jù)的計算復雜度。

區(qū)塊產(chǎn)生器100產(chǎn)生像素圖塊(如一個8乘8的方格)的區(qū)塊數(shù)據(jù)(亦即像素屏蔽)，并傳送請求至ZL1快取104。區(qū)塊數(shù)據(jù)接著傳送至ZL1102，ZL1102耦接ZL1快取104，并在區(qū)塊層級定義可視度。若像素的z軸數(shù)據(jù)無法在ZL1102被處理的話，這些z軸數(shù)據(jù)將在像素層級的z軸數(shù)據(jù)處理單元ZL2?106被處理，ZL2?106耦接至ZL2快取108。在此設定下，ZL1?102可在一周期(cycle)中拒絕高達64個像素的處理，而未被拒絕的像素被標示成已接受或再測試以減少ZL2?106的存儲器使用量。

隨著繪圖芯片的效能持續(xù)增加，當執(zhí)行上述運算時，存儲器的頻寬需求變成整體效能的主要因素。根據(jù)摩爾定律(Moore’s?Law)，存儲器頻寬的增加通常落后于芯片運算能力的增加。于是，在許多例子中，系統(tǒng)中繪圖引擎的整體效能最終受限于圖像存儲器頻寬的可用量。當內部快取和數(shù)據(jù)壓縮方案用于解決存儲器頻寬受限的問題時，快取方式的效率高度相關于存儲器存取一致性。但是，其主要的問題在于，一個像素量相當大的大型三角型基元不利于繪圖芯片內的快取，故提供快取的方式幾乎變得無效。因此，一種前所未有的需求存在于業(yè)界中以解決上述的不足與缺陷。

發(fā)明內容