[發(fā)明專利]一種實現(xiàn)非時鐘控制寄存器數(shù)據(jù)更新的系統(tǒng)及方法

無效

• 申請?zhí)枺?/td>: 200710099742.4
• 申請日: 2007-05-29
• 公開（公告）號: CN101055479A
• 公開（公告）日: 2007-10-17
• 發(fā)明（設(shè)計）人: 張浩;李國新
• 申請（專利權(quán)）人: 北京中星微電子有限公司
• 主分類號: G06F1/04
• 分類號: G06F1/04
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司
• 代理人: 黃志華

技術(shù)領(lǐng)域

本發(fā)明涉及電路設(shè)計領(lǐng)域，尤其涉及一種實現(xiàn)非時鐘控制寄存器數(shù)據(jù)更新的系統(tǒng)及方法。

背景技術(shù)

時序電路主要由存儲電路和組合邏輯電路組成，存儲電路主要包括寄存器和各種觸發(fā)器。在時序電路設(shè)計當(dāng)中，主要有兩種設(shè)計方法：同步時序電路設(shè)計和異步時序電路設(shè)計。同步時序電路又簡稱同步電路，同步電路的存儲電路中所有觸發(fā)器時鐘輸入端都接同一個時鐘脈沖源，因而所有觸發(fā)器的狀態(tài)變化都與所加的時鐘脈沖信號同步。異步時序電路又簡稱異步電路，異步電路的存儲電路中觸發(fā)器沒有統(tǒng)一的時鐘或者沒有時鐘。在異步電路的存儲電路中觸發(fā)器沒有統(tǒng)一時鐘的情況下，有些觸發(fā)器的時鐘輸入端與時鐘脈沖源相連，這些觸發(fā)器的狀態(tài)變化與時鐘脈沖源產(chǎn)生的時鐘脈沖同步，而其他觸發(fā)器的狀態(tài)變化不與時鐘脈沖源產(chǎn)生的時鐘脈沖同步；在異步電路的存儲電路中觸發(fā)器沒有時鐘的情況下，觸發(fā)器的時鐘輸入端通常接入觸發(fā)條件而不是時鐘，通常稱此種異步電路為無時鐘異步電路。由于寄存器通常由觸發(fā)器或觸發(fā)器組組成，因而無時鐘異步電路設(shè)計中常用到的寄存器的時鐘輸入端通常接入的也是觸發(fā)條件而不是時鐘，通常稱此種寄存器為非時鐘控制寄存器。

無時鐘異步電路具有動態(tài)功耗低、兼容異步外部設(shè)備接口、潛在性能高等優(yōu)點，因此常被用在芯片設(shè)計當(dāng)中。

如圖1所示，現(xiàn)有技術(shù)中無時鐘異步電路主要包括：使能信號單元11，觸發(fā)條件計算單元12，數(shù)值輸入信號計算單元13，非時鐘控制寄存器14。現(xiàn)有技術(shù)中實現(xiàn)非時鐘控制寄存器數(shù)據(jù)更新的主要過程如下：使能信號單元11產(chǎn)生使能信號，使能信號有效后觸發(fā)條件計算單元12開始計算非時鐘控制寄存器14的時鐘輸入端觸發(fā)條件，同時數(shù)值輸入信號計算單元13開始計算用來輸入非時鐘控制寄存器14的數(shù)據(jù)輸入端的數(shù)據(jù)，當(dāng)觸發(fā)條件的上升沿到來時非時鐘控制寄存器14的數(shù)據(jù)輸入端讀取輸入數(shù)據(jù)。

其中現(xiàn)有技術(shù)中無時鐘異步電路中常用到的非時鐘控制寄存器14的時鐘輸入端通常接入觸發(fā)條件而不是時鐘，即觸發(fā)非時鐘控制寄存器14的是觸發(fā)條件而不是時鐘，這導(dǎo)致很難確保非時鐘控制寄存器14的時鐘輸入端觸發(fā)條件的上升沿到來前，非時鐘控制寄存器14的數(shù)據(jù)輸入端輸入數(shù)據(jù)穩(wěn)定不變的時間足夠長，進而導(dǎo)致非時鐘控制寄存器14很難確保準(zhǔn)確無誤地讀取輸入數(shù)據(jù)；同時導(dǎo)致很難確保非時鐘控制寄存器14的時鐘輸入端的觸發(fā)條件的上升沿到來后，非時鐘控制寄存器14的數(shù)據(jù)輸入端輸入數(shù)據(jù)穩(wěn)定不變的時間足夠長，進而導(dǎo)致非時鐘控制寄存器14很難確保準(zhǔn)確無誤地讀取輸入數(shù)據(jù)。如上所述，現(xiàn)有技術(shù)中非時鐘控制寄存器14的時鐘輸入端輸入的觸發(fā)條件很難保證滿足非時鐘控制寄存器14數(shù)據(jù)輸入端輸入數(shù)據(jù)的建立保持時間，進而導(dǎo)致非時鐘控制寄存器14很難確保準(zhǔn)確無誤地讀取輸入數(shù)據(jù)。

發(fā)明內(nèi)容

本發(fā)明提供一種非時鐘控制寄存器數(shù)據(jù)更新的系統(tǒng)及方法，以保證非時鐘控制寄存器準(zhǔn)確無誤地讀取輸入數(shù)據(jù)。

本發(fā)明提供了一種實現(xiàn)非時鐘控制寄存器數(shù)據(jù)更新的系統(tǒng)，包括非時鐘控制寄存器和用于產(chǎn)生使能信號的使能信號單元，還包括：

傳輸延時單元，用于延時所述使能信號單元產(chǎn)生的使能信號；

輸入數(shù)據(jù)獲取單元，用于在所述使能信號單元產(chǎn)生的使能信號有效時，獲取輸入數(shù)據(jù)輸入到所述非時鐘控制寄存器的數(shù)據(jù)輸入端；

所述非時鐘控制寄存器，用于在經(jīng)所述傳輸延時單元延時后的使能信號有效時，讀取自身數(shù)據(jù)輸入端的輸入數(shù)據(jù)并保存。

其中所述輸入數(shù)據(jù)獲取單元具體包括：

更新條件計算子單元，用于在所述使能信號單元產(chǎn)生的使能信號有效時，計算對所述非時鐘控制寄存器中保存的數(shù)據(jù)進行更新的更新條件；

更新數(shù)據(jù)計算子單元，用于在所述使能信號單元產(chǎn)生的使能信號有效時，計算對所述非時鐘控制寄存器中保存的數(shù)據(jù)進行更新的更新數(shù)據(jù)；

數(shù)據(jù)更新單元，用于接收所述更新數(shù)據(jù)計算子單元計算得到的更新數(shù)據(jù)，和非時鐘控制寄存器提供的保存數(shù)據(jù)，以及在所述更新條件計算子單元計算得到的更新條件得到滿足時，將計算得到的更新數(shù)據(jù)輸入到非時鐘控制寄存器的數(shù)據(jù)輸入端，并在所述更新條件計算子單元計算得到的更新條件不滿足時，將非時鐘控制寄存器提供的保存數(shù)據(jù)輸入到非時鐘控制寄存器的數(shù)據(jù)輸入端。

其中所述傳輸延時單元延時使能信號的延時長度大于輸入數(shù)據(jù)獲取單元獲取輸入數(shù)據(jù)的時間長度。

其中所述非時鐘控制寄存器為邊沿觸發(fā)非時鐘控制寄存器。

本發(fā)明還對應(yīng)的提供了一種實現(xiàn)非時鐘控制寄存器數(shù)據(jù)更新的方法，包括以下步驟：

A、生成使能信號；

B、對生成的使能信號進行延時處理；