[發(fā)明專利]半導(dǎo)體裝置

無效

• 申請?zhí)枺?/td>: 200710097085.X
• 申請日: 2007-04-17
• 公開（公告）號: CN101060115A
• 公開（公告）日: 2007-10-24
• 發(fā)明（設(shè)計）人: 福井靖樹
• 申請（專利權(quán)）人: 夏普株式會社
• 主分類號: H01L25/00
• 分類號: H01L25/00;H01L25/065
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 浦柏明;劉宗杰

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置，尤其涉及一種在單個封裝內(nèi)具有多片半導(dǎo)體芯片的半導(dǎo)體裝置。

背景技術(shù)

目前，作為小型化、高性能化的半導(dǎo)體裝置的制造方法，人們廣泛采用了在單個封裝內(nèi)層疊多片半導(dǎo)體芯片的方法。

在單個封裝內(nèi)層疊有多片半導(dǎo)體芯片的半導(dǎo)體裝置已經(jīng)被應(yīng)用于各種設(shè)備中，例如，便攜式設(shè)備所搭載的存儲器等。通過將上述半導(dǎo)體裝置應(yīng)用于存儲器中，能夠賦予存儲器更大的附加值，并增大存儲器的容量。

由于半導(dǎo)體裝置應(yīng)用較廣，因此就要求進(jìn)一步實現(xiàn)半導(dǎo)體裝置的小型化和高性能化。例如，通過增加半導(dǎo)體芯片的層疊數(shù)、半導(dǎo)體芯片的薄層化和半導(dǎo)體裝置封裝的薄型化等方法來滿足該要求。

在層疊多片半導(dǎo)體芯片時，需要粘合各半導(dǎo)體芯片。作為粘合的方法，例如，有粘合劑澆注法等方法。

如采用了粘合劑澆注法，所使用的粘合劑的量將對半導(dǎo)體裝置的尺寸及可靠性(耐久性)帶來影響。如所使用的粘合劑相對于半導(dǎo)體芯片的尺寸過量，粘合劑將從半導(dǎo)體芯片露出而導(dǎo)致難以進(jìn)行高密度布線。

另外，如果所使用的粘合劑量過少，2片半導(dǎo)體芯片之間將會產(chǎn)生空隙。因此，如果在進(jìn)行密封樹脂封裝時未能填滿空隙，將導(dǎo)致半導(dǎo)體芯片剝落。

為了解決上述問題，在日本國專利申請公開特開平11-204720號公報(公開日：1999年7月30日)中揭示了這樣一種半導(dǎo)體芯片形成技術(shù)，即：通過在半導(dǎo)體晶圓上粘合絕緣粘合層并切成相同的尺寸來形成半導(dǎo)體芯片的技術(shù)。

下面，說明將半導(dǎo)體芯片薄層化以使半導(dǎo)體裝置更小型化及更高性能化的方法。

關(guān)于半導(dǎo)體芯片薄層化的方法，比如，可舉出半導(dǎo)體晶圓薄型化的方法和在半導(dǎo)體晶圓上形成的有源元件精細(xì)化的方法。在元件形成之后，通過延長研磨時間，能夠?qū)崿F(xiàn)半導(dǎo)體晶圓的薄型化。另外，作為用于實現(xiàn)半導(dǎo)體晶圓上的有源元件的精細(xì)化的絕緣膜材質(zhì)，低介電常數(shù)(Low-k)絕緣材料雖然由于其為多孔質(zhì)而機(jī)械強(qiáng)度較低，但是，仍然被人們所關(guān)注。

當(dāng)半導(dǎo)體裝置的封裝薄型化時，層疊的半導(dǎo)體芯片之間的距離將縮小。由此，半導(dǎo)體芯片和布線就會發(fā)生意外接觸。為了解決這個問題，在日本國專利申請公開特開2002-222913號公報(公開日：2002年8月9日)中揭示了一種用于確保所層疊的半導(dǎo)體芯片之間的絕緣性的技術(shù)。

到目前為止，在使用引線鍵合來實現(xiàn)半導(dǎo)體芯片層疊后的電連接的半導(dǎo)體封裝中，在半導(dǎo)體芯片的厚度較大且半導(dǎo)體芯片的層疊數(shù)較少的情況下，在半導(dǎo)體封裝內(nèi)部所發(fā)生的應(yīng)力并不會成為問題。

但是，隨著半導(dǎo)體芯片層疊數(shù)的增加及半導(dǎo)體芯片的薄層化，將導(dǎo)致在半導(dǎo)體裝置的封裝內(nèi)部的應(yīng)力增大。而封裝內(nèi)部的應(yīng)力增大將導(dǎo)致半導(dǎo)體芯片破損，其結(jié)果，可能損壞半導(dǎo)體裝置的電氣性能。

加之，當(dāng)半導(dǎo)體芯片內(nèi)的結(jié)構(gòu)中使用機(jī)械強(qiáng)度較低的材料時，更容易損壞半導(dǎo)體芯片。

可是，在上述的日本國專利申請公開特開平11-204720號公報和2002-222913號公報中，并未揭示針對應(yīng)力增大以及因應(yīng)力增大所導(dǎo)致的半導(dǎo)體芯片破損的解決方法。

當(dāng)封裝體內(nèi)部的應(yīng)力增大時，在半導(dǎo)體芯片的外緣部分發(fā)生破損的頻率增大。其原因發(fā)生在由半導(dǎo)體晶圓切出半導(dǎo)體芯片的工序中。作為切出半導(dǎo)體芯片的方法，普遍采用借助于金剛石刀片等進(jìn)行切割的方法。

在通過切片分割硅半導(dǎo)體芯片后，在切斷面即半導(dǎo)體芯片的外緣部分將會出現(xiàn)細(xì)微的物理缺陷，例如，形成破碎層、碎片、元件輕微剝離等。封裝將對存在細(xì)微物理缺陷的半導(dǎo)體芯片的外緣部分施加應(yīng)力，當(dāng)實施封裝時，半導(dǎo)體芯片破損現(xiàn)象將固這些細(xì)微物理缺陷而進(jìn)一步惡化，從而可能導(dǎo)致致命的缺陷(半導(dǎo)體裝置的電氣性能損壞)。

除此之外，在進(jìn)行軟釬焊安裝時，半導(dǎo)體裝置處于高溫狀態(tài)(240℃以上)并承受溫度循壞負(fù)載，因此，應(yīng)力進(jìn)一步增大，從而導(dǎo)致半導(dǎo)體芯片的破損。在半導(dǎo)體芯片的破損不斷惡化時，半導(dǎo)體芯片的有源元件形成面內(nèi)的脆弱層將被損壞，從而有可能破壞集成電路的電氣性能。

當(dāng)用于粘合在后層疊的半導(dǎo)體芯片的粘合層接觸在先層疊的半導(dǎo)體芯片的外緣部分時，半導(dǎo)體芯片的外緣部分被施加負(fù)載，從而容易發(fā)生破損。具體而言，有以下2種情形：

(1)當(dāng)在后層疊的半導(dǎo)體芯片的至少一部分突出于在先層疊的半導(dǎo)體芯片的外緣之外時，粘合層接觸在先層疊的半導(dǎo)體芯片的外緣部分；

(2)從正上方俯視2片半導(dǎo)體芯片，當(dāng)在后層疊的半導(dǎo)體芯片的外緣的至少一部分和在先層疊的半導(dǎo)體芯片的外緣的至少一部分重疊時，粘合層接觸在先層疊的半導(dǎo)體芯片的外緣部分。

發(fā)明內(nèi)容