[發明專利]鐘控反相器、“與非”門、“或非”門和移位寄存器

有效

• 申請號: 200710096896.8
• 申請日: 2003-09-25
• 公開（公告）號: CN101060323A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 納光明;安西彩
• 申請（專利權）人: 株式會社半導體能源研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/096;G11C19/00;G11C19/28
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 梁永

本申請是申請日為2003年9月25日、申請號為03127199.5、發明名稱為“鐘控反相器、“與非”門、“或非”門和移位寄存器”的發明專利申請的分案申請。

技術領域

本發明涉及鐘控反相器以及將鐘控反相器作為單元電路包括的移位寄存器。此外，本發明涉及例如“與非”門和“或非”門的電子電路。

背景技術

近年來，諸如液晶顯示器件和光發射器件之類的顯示器件已取得很大發展，這是因為移動式裝置的需求增長。一種利用在絕緣體上由多晶硅半導體形成的晶體管來集成像素和驅動電路(下面稱為內部電路)的技術已經取得很大發展，因為這種技術有助于使設備小型化，降低功耗。在絕緣體上形成的內部電路與控制器IC(集成電路)等(下面稱為外部電路)通過FPC等相連，以便加以控制。

一般而言，內部電路的電源電壓大致為10伏特，而構成外部電路的IC準備幅度大致為3伏的信號，因為IC可借助低于內部電路的電源電壓工作。為了用幅度大致為3伏特的信號來操作內部電路，存在一種移位寄存器，其中，在每一級設置電平轉換部分(參考文件1.日本公開特許公報NO.2000-339985)。

圖11A、11B、11C和11D分別顯示鐘控反相器的電路圖、該鐘控反相器的邏輯符號、“與非”門的電路圖和“或非”門的電路圖。

當在內部電路中執行電平轉換時，會引發各種問題，例如，使驅動電路的占用面積增加、波形延遲或畸變使頻率特性降低。此外，如對比文件1所述，當使用電流驅動型移位寄存器時，有必要抑制相鄰的TFT之間TFT特性的波動。相反，當把電平轉換器設置在外部電路中時，會引發各種問題，例如，由于例如IC的元件的數量的增長導致器件外殼總尺寸增大，制造成本增加以及移位寄存器的功耗增加。因此，最好使用無需采用電平轉換的幅度大致為3伏特的信號。

而且，晶體管的門限電壓發生波動是因為所用襯底或制造步驟的差異引起的柵極絕緣薄膜的薄膜厚度波動或者柵極長度和柵極寬度波動，因此，門限電壓可能不同于期望值。在這種情況下，當使用小幅度信號時，TFT可能因門限電壓波動的影響而不能正確工作。

發明內容

本發明正是考慮到以上問題而作出。本發明的目的是通過提供無需在外部電路中設置任何電平轉換器的移位寄存器來實現器件外殼的小型化并降低制造成本和功耗。另外，根據本發明，可以無需在內部電路中設置任何電平轉換器來實現移位寄存器，以解決諸如時鐘的波形有延遲和畸變、設置在內部電路中的電源線的電壓下降之類的問題。而且，可以減少內部電路中驅動電路占據的面積、減少功耗以及可以實現高頻工作。

另外，本發明的另一目的是提供一種鐘控反相器、一種可通過減輕TFT特性波動的影響而得以正確工作的移位寄存器。而且，提供一種“與非”門電路或者“或非”門電路，該“與非”門電路或者“或非”門電路具有比常規“與非”門電路或者常規“或非”門電路低的輸入負載和高的輸出能力。

為了取得上述目的，根據本發明，采取了如下這些措施：

根據本發明，提供一種鐘控反相器，它包括：

串聯的第一晶體管和第二晶體管，以及

包括串聯的第三晶體管和第四晶體管的補償電路，其中：

第三晶體管和第四晶體管的柵極彼此相連，

第三晶體管和第四晶體管的漏極分別連接到第一晶體管的柵極，

第一晶體管和第四晶體管的源極分別電連接到第一電源，

第二晶體管的源極電連接到第二電源；以及

輸入到第三晶體管的源極的信號的幅度小于第一電源和第二電源之間的電位差。

根據本發明的鐘控反相器，第一電源是高電位電源，第二電源是低電位電源，第一晶體管和第四晶體管均是P型晶體管，以及第二晶體管和第三晶體管均是N型晶體管。

根據本發明的鐘控反相器，第一電源是低電位電源，第二電源是高電位電源，第一晶體管和第四晶體管均是N型晶體管，以及第二晶體管和第三晶體管均是P型晶體管。

根據本發明，提供一種“與非”門，它包括：

并聯的第一晶體管和第二晶體管；

與第一晶體管和第二晶體管串聯的第三晶體管；以及

包括串聯的第四晶體管和第五晶體管的補償電路，其中：

第四晶體管和第五晶體管的柵極彼此相連；

第四晶體管和第五晶體管的漏極分別連接到第三晶體管的柵極；

第一晶體管和第二晶體管的源極分別電連接到高電位電源；

第三晶體管和第五晶體管的源極分別電連接到低電位電源；以及