[發明專利]驅動電路

有效

• 申請號: 200710096629.0
• 申請日: 2007-04-19
• 公開（公告）號: CN101290738A
• 公開（公告）日: 2008-10-22
• 發明（設計）人: 邱郁文
• 申請（專利權）人: 奇景光電股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36;H03K19/0175;G02F1/133
• 代理公司: 北京市柳沈律師事務所
• 代理人: 呂曉章;李曉舒

技術領域

本發明涉及一種顯示器，且特別涉及一種顯示器的驅動電路。

背景技術

請參照圖1，圖1為根據傳統技術的用于顯示器的驅動電路圖。驅動電路100包括栓鎖單元105、低壓緩沖器110、電平移位器120以及緩沖器130。電平移位器(level?shifter)120可將輸入電壓VIN轉換為具有較大電壓擺幅的輸出電壓VOUT。

當輸入電壓VIN的電壓電平改變時，電平移位器120與緩沖器130會同時進行轉態動作(由高電位轉換為低電位或是由低電位轉換為高電位)。在電平移位器120的轉態過程中，電平移位器120與緩沖器130可能會因為處于第三態(tri-state)而導通大電流，進而對接地端造成壓降。因為芯片中的電流路徑具有寄生電阻，電平移位器120與緩沖器130所導通的大電流會拉高接地端的電壓電平。若電平移位器120的轉態能力不佳，即可能因為接地端的壓降，而無法順利完成轉態。

在電路設計中，例如液晶顯示器的驅動電路，通常是由多個電平移位器與緩沖器所組成，在進行轉態時，所導通的電流更大，使得接地端的電壓升高。此時，電平移位器也就更容易受到影響而無法順利完成轉態動作。

發明內容

本發明提供一種驅動電路，讓電平移位器與緩沖器不同時進行轉態，避免產生大電流而影響電平移位器的轉態動作。

本發明另提供一種驅動電路，在電平移位器與緩沖器之間設置一開關，讓緩沖器不與電平移位器同時進行轉態動作，以避免影響電平移位器的轉態動作。

本發明又提供一種驅動電路，在電平移位器完成轉態后再使能緩沖器，避免同時轉態時所產生的大電流，以增進驅動電路的轉態能力。

為達成上述及其它目的，本發明提出一種驅動電路，包括電平移位器、緩沖器以及第一開關。其中，電平移位器用以轉換輸入電壓的電壓電平，而第一開關耦接于電平移位器與緩沖器之間，在電平移位器進行轉態時不導通，并在電平移位器完成轉態后導通。

上述的驅動電路，在一實施例中更包括第二開關，耦接于工作電壓與緩沖器的輸入端之間。其中，當第一開關導通時，第二開關不導通，當第一開關不導通時，第二開關導通。

本發明提出一種驅動電路，包括電平移位器、第一緩沖器、第二緩沖器、第一開關以及第二開關。電平移位器用以轉換輸入電壓的電壓電平。第一開關耦接于電平移位器與第一緩沖器之間，第二開關耦接第一緩沖器與第二緩沖器之間。第一開關與第二開關在電平移位器進行轉態時不導通，并在電平移位器完成轉態后導通。

上述的驅動電路，在一實施例中更包括第三開關，耦接于工作電壓與第一緩沖器的輸入端之間。其中，當第一開關導通時，第三開關不導通，當第一開關不導通時，第三開關導通。

本發明提出一種驅動電路，包括電平移位器、緩沖器以及開關。電平移位器用以轉換輸入電壓的電壓電平。緩沖器耦接于電平移位器的輸出端。開關耦接于工作電壓與緩沖器的電源端之間，用以控制緩沖器的電源供應時間。開關在電平移位器進行轉態時不導通，并在電平移位器完成轉態后導通，以延遲緩沖器進行轉態的時間。

本發明另提出一種驅動電路包括電平移位器、緩沖器以及開關。電平移位器用以轉換輸入電壓的電壓電平，而緩沖器耦接于電平移位器的輸出端。開關耦接在接地端與緩沖器之間。開關在電平移位器進行轉態時不導通，并在電平移位器完成轉態后導通，以避免電平移位器與緩沖器同時轉態而造成接地端的壓降。

本發明另再提出一種驅動電路包括電平移位器、緩沖器、第一電阻、第二電阻、第一開關以及第二開關。電平移位器用以轉換輸入電壓的電壓電平。緩沖器耦接于電平移位器的輸出端，并操作于工作電壓與接地端之間。第一電阻耦接工作電壓與緩沖器之間。第二電阻耦接在接地端與緩沖器之間。第一開關并聯于第一電阻。第二開關并聯于第二電阻。第一開關與第二開關在電平移位器進行轉態時不導通，并在電平移位器完成轉態后導通，以減少緩沖器進行轉態時所導通的電流。

綜合上述，本發明將電平移位器與緩沖器的轉態時間分開，避免同時轉態所造成的大電流而影響接地端的電壓電平。因此，電平移位器可以在正常偏壓下進行轉態動作，讓驅動電路具有更好的轉態能力。

為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉本發明的較佳實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1為根據傳統技術的驅動電路圖。

圖2為根據本發明一實施例的驅動電路圖。

圖3(a)為根據本發明另一實施例的驅動電路圖。

圖3(b)為根據本發明另一實施例的驅動電路信號時序圖。