[發(fā)明專利]半導(dǎo)體集成電路

無效

• 申請?zhí)枺?/td>: 200710096595.5
• 申請日: 2007-04-16
• 公開（公告）號: CN101060322A
• 公開（公告）日: 2007-10-24
• 發(fā)明（設(shè)計）人: 田中功
• 申請（專利權(quán)）人: 松下電器產(chǎn)業(yè)株式會社
• 主分類號: H03K19/00
• 分類號: H03K19/00;H01L27/02;H01L27/12
• 代理公司: 中科專利商標代理有限責(zé)任公司
• 代理人: 汪惠民

技術(shù)領(lǐng)域

本發(fā)明涉及具有由MOS晶體管構(gòu)成的邏輯電路的半導(dǎo)體集成電路，尤其涉及一種以微細化工藝設(shè)計的半導(dǎo)體集成電路。

背景技術(shù)

通過微細化工藝可集成到半導(dǎo)體芯片上的晶體管數(shù)量正在飛躍式增長。因此，可利用高速動作的多個晶體管，在半導(dǎo)體芯片上集成化復(fù)雜的系統(tǒng)。在利用了這樣的半導(dǎo)體芯片的系統(tǒng)LSI(半導(dǎo)體集成電路)中，降低消耗電力是一個課題，對此使系統(tǒng)LSI整體低電壓化是有效的。

但是，為了維持高速動作，需要配合電源電壓的降低來按比例縮小(scaling)MOS晶體管的閾值電位。該情況下存在著如下問題：基于閾值電位的降低而MOS晶體管不完全截止，所謂的亞閾值(subthreshold)電流增大，反而使得消耗電力增加。

針對該課題，在現(xiàn)有的半導(dǎo)體集成電路中提出了如下方案：可按每個功能模塊(例如，如運算電路或存儲電路那樣具有規(guī)定的功能的組合的電路)控制基板電位，根據(jù)各功能模塊處于激活狀態(tài)和預(yù)備(stand?by)狀態(tài)中的哪一個動作模式，來控制各個功能模塊的基板電位，從而防止亞閾值電流的增加(例如，參照專利文獻1)。

在這樣的控制基板電位的半導(dǎo)體集成電路中，動作時N型MOS晶體管的P型區(qū)域偏壓至比接地電位高、且比PN結(jié)的正向電壓低的電壓。而且，P型MOS晶體管的N型區(qū)域偏壓至比電源電壓低、且比從電源電壓中減去PN結(jié)的正向電壓后得到的電壓高的電壓。由此，MOS晶體管的閾值電壓下降，可進行高速動作。

另一方面，在預(yù)備時，使N型MOS晶體管的P型區(qū)域偏壓至接地電位。并且，使P型MOS晶體管的N型區(qū)域偏壓至電源電壓。由此，MOS晶體管的閾值電壓上升，亞閾值電流降低。

如上所述，通過控制基板電位，在動作時可實現(xiàn)高速動作，且在預(yù)備時可降低亞閾值電流。尤其是由于按每個搭載于半導(dǎo)體芯片的作為功能組合的功能模塊來控制基板電位，因此該方式與以半導(dǎo)體芯片為單位進行電源電壓等的控制相比，可實現(xiàn)由泄漏電流引起的消耗電力更少的半導(dǎo)體集成電路。

專利文獻1：特開平8-204140號公報

但是，由于基板電位的控制始終與功能模塊的動作模式對應(yīng)地實施，因此，即使功能模塊內(nèi)的某一范圍的邏輯電路(這也由MOS晶體管構(gòu)成)的動作已完成，只要功能模塊整體未轉(zhuǎn)變到預(yù)備狀態(tài)，則不會實施基板電位的控制。因此，直到基板電位的控制被實施的期間，構(gòu)成動作已完成的邏輯電路的MOS晶體管的閾值電位被置于低的狀態(tài)，消耗了由泄漏電流引起的浪費的功率。

發(fā)明內(nèi)容

本發(fā)明著眼于所述問題而提出，其目的在于提供一種具有由MOS晶體管構(gòu)成的邏輯電路的半導(dǎo)體集成電路，其可實現(xiàn)高速動作，且可降低功能模塊內(nèi)未動作的邏輯電路的消耗電力。

為了解決所述課題，技術(shù)方案1的發(fā)明是具有MOS晶體管的半導(dǎo)體集成電路，具備：功能模塊，其具有多個由多個邏輯電路構(gòu)成的邏輯錐；和電位切換部，其至少與一個所述邏輯錐連接，控制所連接的邏輯錐的基板電位；所述邏輯錐具有基板相互分離的結(jié)構(gòu)，接受規(guī)定的輸入信號而動作，輸出與所述輸入信號對應(yīng)的信號，

所述電位切換部構(gòu)成為：根據(jù)作為所述輸入信號而由任意的邏輯錐輸出的信號，將所連接的邏輯錐的基板電位切換為第一基板偏壓供給電位以及比所述第一基板偏壓供給電位淺的第二基板偏壓供給電位中的任意一個。

而且，技術(shù)方案2的發(fā)明是具有MOS晶體管的半導(dǎo)體集成電路，具備：功能模塊，其具有多個由多個邏輯電路構(gòu)成的邏輯錐；和電位切換部，其至少與一個所述邏輯錐連接，控制所連接的邏輯錐的電源電位；

所述邏輯錐具有電源相互分離的結(jié)構(gòu)，接受規(guī)定的輸入信號而動作，輸出與所述輸入信號對應(yīng)的信號，

所述電位切換部構(gòu)成為：根據(jù)作為所述輸入信號而由任意的邏輯錐輸出的信號，將所連接的邏輯錐的電源電位切換為第一電源電位以及比所述第一電源電位低的第二電源電位中的任意一個。

并且，技術(shù)方案3的發(fā)明是具有MOS晶體管的半導(dǎo)體集成電路，具備：功能模塊，其具有多個由多個邏輯電路構(gòu)成的邏輯錐；和電位切換部，其至少與一個所述邏輯錐連接，控制所連接的邏輯錐的基板電位以及電源電位；

所述電位切換部構(gòu)成為：在控制基板電位時，根據(jù)作為所述輸入信號而由任意的邏輯錐輸出的信號，將所連接的邏輯錐的基板電位切換為第一基板偏壓供給電位以及比所述第一基板偏壓供給電位淺的第二基板偏壓供給電位中的任意一個；在控制電源電位時，根據(jù)作為所述輸入信號而由任意的邏輯錐輸出的信號，將所連接的邏輯錐的電源電位切換為第一電源電位以及比所述第一電源電位低的第二電源電位中的任意一個。