[發明專利]半導體裝置的制造方法

有效

• 申請號: 200710091164.X
• 申請日: 2007-04-11
• 公開（公告）號: CN101055837A
• 公開（公告）日: 2007-10-17
• 發明（設計）人: 橋本耕治
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L21/033
• 分類號: H01L21/033;H01L21/82;H01L21/00
• 代理公司: 北京市中咨律師事務所
• 代理人: 李崢;楊曉光

技術領域

本發明涉及半導體裝置的制造方法，特別涉及使用側壁留置工藝(apattern?forming?process?using?sidewall?spacers)高精度地形成細微圖形的方法。

背景技術

半導體集成電路開發中的圖形尺寸細微化的加速會在何處停止尚不得而知。細微化的推進依賴于光刻技術，估計今后也會持續一段時間。利用半間距表示的圖形尺寸(HP)和用于實現它的曝光裝置的波長(λ)和透鏡數值孔徑numerical?aperture(NA)的關系，被表述為雷利(Rayleigh)公式(HP＝k₁＊λ/NA)。在圖形尺寸根據市場要求(成本、裝置性能)確定后，該公式中包含的參數k₁成為表示實現它的光刻技術的困難程度(參數k₁越小光刻越難)的值。

一般，基于光刻的圖形尺寸的分辨界限為k₁＝0.25，在k₁低于0.275時，通過光刻形成圖形極其困難。k₁<0.275的范圍內的光刻，成為僅通過了光瞳面最外周兩點的光在晶片上成像的較強的變形照明(off-axisillumination)的兩光束干涉(two-beam?coherence)。用于產生這種兩光束干涉的照明光圈(illumination?diaphragm)是所謂的偶極(dipole)。在這種較強的變形照明條件下，成為對象的最小圖形間距以外的圖形的分辨性極端惡化。因此，像偶極照明這樣較強的變形照明與雙重曝光技術一起使用的居多。

在雙重曝光時，最小圖形間距的形成使用偶極照明，最小間距以外的圖形的形成使用如環狀照明(annular?illumination)那樣較弱的變形照明，從而形成LSI圖形整體。相比圖形的隨機性較強的邏輯裝置(logicaldevice)，這種雙重曝光技術更容易適用于最小圖形間距只在存儲單元部被規定的存儲器裝置。該情況時，利用如偶極照明那樣較強的變形照明形成存儲單元部，利用如環狀照明那樣較弱的變形照明技術形成除此以外的圖形。

但是，半導體裝置的細微化的加速也要求低于k₁<0.25的圖形尺寸。在該范圍中，要求形成比光刻能夠形成的最小圖形間距更加細微的圖形間距。作為其方法之一，已經知道基于側壁留置工藝的圖形形成技術(例如，參照美國專利第6063688號公報)。如所述公報的圖1～圖8所示，在以后將成為虛設圖形的第1膜上，通過光刻工序形成抗蝕劑圖形。以抗蝕劑圖形為掩模蝕刻第1膜，在形成虛設圖形后將抗蝕劑剝離。然后，在虛設圖形上堆積將成為側壁的材料即第2膜。然后，通過RIE蝕刻第2膜，在虛設圖形的側壁上形成側壁隔離物(spacer)。在剝離虛設圖形后，以側壁隔離物為掩模蝕刻被加工膜。此時，選擇硬掩模作為被加工膜，通過使硬掩模變細(使線寬變狹小)可以形成更加細微的圖形。最后剝離側壁隔離物，完成基于側壁留置工藝的圖形形成。在使用硬掩模時，在蝕刻基底膜后剝離硬掩模。

作為側壁留置工藝的特征，可以列舉以下幾點。

1)通過光刻形成的圖形是設計間距的成倍的間距，即可以利用前第2～3代的曝光裝置形成圖形。

2)設計圖形和光刻目標圖形(虛設圖形)不同。

3)能夠形成整面相同的圖形尺寸。

4)成為閉環圖形。

5)尺寸精度僅由側壁隔離物的膜厚確定，尺寸控制性高。

6)線邊緣粗糙度較小。

集成電路圖形不僅由最小線寬的圖形，而且由各種線寬的圖形形成。因此，上述的3)在形成復雜的集成電路圖形時存在不足。作為在側壁留置工藝中形成包括最小線寬的圖形尺寸、而且形成最小線寬以外的圖形的工藝，已提出各種方案(例如參照美國專利6475891號公報)。

但是，這些方案均屬于劃分最小線寬圖形和除此以外的圖形，利用不同掩模進行光刻的工藝(兩次曝光(twice?exposure)工藝)。因此，在最小線寬圖形和除此以外的圖形之間產生未對準(misalignment)現象。為了使該未對準不給裝置帶來影響，需要進行充分確保兩個圖形之間距離(未對準余量(alignment?margin))的設計。該未對準余量將直接給裝置的芯片尺寸帶來影響，形成不必要的較大芯片，屬于高成本工藝。