[發明專利]毗連式接觸結構及其形成方法

無效

• 申請號: 200710090890.X
• 申請日: 2007-04-09
• 公開（公告）號: CN101060109A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京中原華和知識產權代理有限責任公司
• 代理人: 壽寧;張華輝

技術領域

本發明涉及一種在多重半導體裝置中形成多個接觸的半導體處理方法，且特別是有關于一種在低功率半導體邏輯及記憶裝置中改良式井帶接觸的毗連式接觸結構及其形成方法。

背景技術

當邏輯電路及記憶裝置的尺寸縮小時，操作電壓亦隨之減少，故電荷減少量是儲存于金氧半場效晶體管(metal-oxide-semiconductor?field?effecttransistor；MOSFET)裝置及記憶單元中。舉例而言，超低功率裝置中靜態隨機存取存儲器(static?random?access?memory；SRAM)裝置需要周期性更新訊號以保留已儲存的數據，其中待命電流(standby?current；Isb)與驅動電流(drive?current；Idr)的比例是低功率裝置能適當運作的關鍵性設計參數。

當元件尺寸縮小時，另一個越來越重要的是在邏輯及液體裝置中，其效能及可信度的問題在于邏輯裝置的閂鎖(latchup)問題，以及在記憶裝置的錯誤率的問題，亦稱為軟錯誤率(soft?error?rate；SER)。閂鎖及軟錯誤率可由α射線或宇宙射線所導致，例如宇宙射線在大氣中從屬產生的中子，在穿過或接近裝置時會產生不當的電荷(電子/電洞對)。α射線或宇宙射線產生的電荷，會妨礙例如靜態隨機存取存儲器(SRAM)裝置或動態隨機存取存儲器(dynamic?RAM；DRAM)裝置的邏輯或記憶裝置的適當運作。舉例而言，已發現先進的靜態隨機存取存儲器(SRAM)裝置易受宇宙射線所引發的錯誤的影響。

在靜態隨機存取存儲器(SRAM)記憶單元中，記憶單元陣列定期包括例如電帶(strap)(電性關系)，借此連接源極線與井區，以便于產生相等的電壓而借此增加裝置穩定性。舉例而言，倘若在井區中有任何漏電流，井區電位會變得不穩定。不穩定的井電位會相應產生不當的臨界或次臨界電壓不穩定。因此，電帶改善井區(例如P井或N井)中形成的記憶單元的電壓穩定性。

記憶單元陣列可定期包括電帶，以提供例如每4、16、32個等記憶單元的井區穩定性。少數電帶有個問題，就是軟錯誤率會增加。另一方面，電帶的數量增加勢必增加記憶單元的尺寸。

因此，在半導體裝置的處理技術中亟需提供一種半導體裝置及其形成方法，借此在改善裝置可信度及效能的同時，能縮小裝置尺寸。

發明內容

本發明的目的在于，克服現有的半導體裝置中存在的缺陷，而提供一種毗連式接觸結構及其形成方法，所要解決的技術問題是使其在改善裝置可信度及效能的同時，能縮小裝置尺寸，以克服現有習知技術的其他缺點，非常適于實用。

本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種接觸結構，至少包含：一主動區，該主動區至少包含一井區，其中該井區是鄰近于一半導體基材上的一電性隔離區；一金氧半場效晶體管裝置，該金氧半場效晶體管裝置至少包含在該主動區上的一源極區及一漏汲區；以及一導體接觸，該導體接觸至少包含一第一部分毗連于該源極區，以及一第二部分穿過該電性隔離區至該井區。

本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。

前述的接觸結構，其中所述的電性隔離區至少包含一淺溝渠隔離結構或一絕緣層上覆硅。

前述的接觸結構，其中所述的第二部分是毗連于該第一部分以形成一井帶，且該第二部分延伸的一深度是比該第一部分大實質200埃至實質3000埃。

前述的接觸結構，其中所述的主動區至少包含一記憶單元或記憶單元陣列。

前述的接觸結構，其中所述的導體接觸在該井區內形成歐姆接觸。

前述的接觸結構，其中所述的井區至少包含一N型井，且該導體接觸是電性連接該N型井及一供應電壓節點。

前述的接觸結構，其中所述的井區至少包含一P型井，且該導體接觸是電性連接該P型井及一接地電壓節點。

本發明的目的及解決其技術問題還采用以下技術方案來實現。依據本發明提出的一種接觸結構的形成方法，至少包含：提供一主動區，該主動區至少包含一井區，其中該井區是位于一半導體基材上鄰近于一電性隔離區；形成一金氧半場效晶體管裝置，該金氧半場效晶體管裝置至少包含在該主動區上的一源極區及一漏汲區；以及形成一導體接觸，該導體接觸至少包含一第一部分毗連于該源極區，以及一第二部分穿過該電性隔離區至該井區。

本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。

前述的接觸結構的形成方法，其中所述的電性隔離區至少包含一淺溝渠隔離結構或一絕緣層上覆硅。