[發明專利]中斷處理方法和裝置

有效

• 申請號: 200710076003.3
• 申請日: 2007-07-12
• 公開（公告）號: CN101086721A
• 公開（公告）日: 2007-12-12
• 發明（設計）人: 張英梗;胡鵬飛
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/24
• 分類號: G06F13/24;G06F13/28
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及數據通信技術領域，特別涉及中斷信息處理方法和裝置。

背景技術

中斷是指處理器對系統發生的某個事件做出的一種反應，即處理器暫停正在執行的程序，保留現場后自動轉去執行相應的處理程序，處理完該事件后再返回斷點繼續執行被“打斷”的程序。

傳統的中斷處理包括：中斷源、中斷控制器和中斷處理器。引起中斷的事件稱為中斷源。中斷控制器則根據優先級別選擇相應的中斷上報給中斷處理器，中斷處理器則是根據中斷的類型選擇進入相應的中斷處理程序，進行中斷處理。

如圖1中所示，傳統的中斷處理裝置包括中斷輸入部分，用于輸入多個中斷；中斷控制器，用于從中斷輸入部分中同時輸入的多個中斷中有選擇的輸出一個較高優先次序的中斷；中斷處理器，根據對應的中斷進入相應的中斷處理程序。

在這樣的傳統中斷處理裝置中，中斷處理器根據每次中斷的不同而中斷當前的應用程序而進入相應的中斷處理程序。中斷傳輸是通過上層軟件查詢、讀取的，一次只能上報和處理一個中斷。當有多個中斷產生時，軟件會被頻繁的打斷去查詢、讀取，并處理中斷，使得軟件的開銷變大，處理器的占用率增大。

發明內容

本發明實施例要解決的主要問題是提供一種中斷處理方法和裝置，使得中斷處理器不會頻繁地被打斷，節省了中斷處理器的開銷。

為了解決上述技術問題，本發明的一個實施例提供了一種中斷處理方法，包括以下步驟：

對輸入的中斷進行采樣；

將采樣后的中斷與鎖存器相應比特bit位邏輯處理后，保存到所述鎖存器中以聚合成一組中斷；

當預設時間到達時，檢測所述鎖存器的所有bit位，根據所述鎖存器的bit位值判斷在所述預設時間內是否有中斷產生，如果有，產生中斷處理信號；

中斷處理器接收到中斷處理信號后，讀取所述一組中斷，進行中斷處理。

本發明的另一個實施例提供了一種中斷處理裝置，包括：

中斷輸入單元，用于輸入至少一個中斷；

聚合單元，用于采樣所述中斷輸入單元輸入的中斷，將采樣后的中斷與鎖存器中的相應bit位進行邏輯處理后存儲在該鎖存器中，以聚合成一組中斷；

定時單元，用于設置定時時間；

信號產生單元，用于當定時單元到達定時時間時，檢測所述鎖存器的所有bit位，根據所述鎖存器的bit位值判斷在所述定時時間內是否有中斷產生，如果有，產生中斷處理信號；

中斷處理器，用于在接收到信號產生單元產生的中斷處理信號后，讀取聚合單元的所述一組中斷，并進行中斷處理。

本發明的再一個實施例提供了一種中斷處理裝置，包括：

中斷輸入單元，用于輸入至少一個中斷；

聚合單元，用于采樣所述中斷輸入單元輸入的中斷，將采樣后的中斷與鎖存器中的相應bit位進行邏輯處理后存儲在該鎖存器中，以聚合成一組中斷；

定時單元，用于設置定時時間；

DMA單元，用于當定時單元到達定時時間時，檢測所述鎖存器的所有bit位，根據所述鎖存器的bit位值判斷在所述定時時間內是否有中斷產生，如果有，將聚合單元中的所述一組中斷通過DMA方式傳送至中斷處理器的內存；

信號產生單元，用于當DMA單元傳送結束時，產生中斷處理信號；

中斷處理器，用于在接收到信號產生單元的中斷處理信號后，讀取內存中的所述一組中斷，并進行中斷處理。

本發明實施例提供的技術方案與現有技術相比，主要區別及其效果在于：

在將多個中斷聚合成一組中斷，預設時間到達時，產生中斷處理信號，中斷處理器讀取中斷并進行處理，即在一次中斷處理中上報多個中斷需求并處理，有效地避免了上層軟件被中斷頻繁打斷，節省了中斷處理器的開銷。

附圖說明

圖1是現有技術中的中斷處理裝置圖；

圖2是根據本發明第一實施例的中斷處理方法的流程圖；

圖3是根據本發明第四實施例的中斷處理方法的流程圖；

圖4是根據本發明第五實施例中的中斷處理裝置示意圖；

圖5是根據本發明第六實施例中的中斷處理裝置示意圖。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施例作進一步的詳細描述。

本發明的第一實施例涉及一種中斷處理方法，具體流程如圖2所示。

步驟210，輸入中斷，并將輸入的中斷聚合成一組中斷。

步驟210包括：

步驟2110，當有中斷輸入時，對輸入的中斷進行采樣。