[發明專利]降低氮化物只讀存儲器的編程干擾的方法

有效

• 申請號: 200710044974.X
• 申請日: 2007-08-17
• 公開（公告）號: CN101369455A
• 公開（公告）日: 2009-02-18
• 發明（設計）人: 陳德艷;繆威權;陳良成;劉鑒常
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳亮

技術領域

本發明涉及一種氮化物只讀存儲器(Nitride?Read?Only?Memory，NROM)的編程方法，尤其涉及一種降低NROM存儲器的編程干擾的方法。

背景技術

圖1是一種氮化物只讀存儲器(以下稱NROM存儲器)的半導體結構圖。該存儲器單元100包括一基體101、一多晶硅柵極層102、一第一源/漏極層103、一第二源/漏極層104，在柵極層102與基體101之間具有一ONO三層結構105，此三層結構105進一步包括氧化物層105a(Oxide)、氮化物層105b(Nitride)和氧化物層105c(Oxide)。此外，該三層結構105中具有2個可充電區域106a、106b，其中每個充電區域106定義一個二進制位(bit)。當對基體101、柵極層102、第一源/漏極層103和第二源/漏極層104施加適當的電壓時，便可分別形成第一方向(如圖1中的水平方向)的電場和第二方向(如圖1中的垂直方向)的電場，以將充電區域106a、106b充電到一定電壓。由于NROM結構的對稱性，一般以施加低電壓的一極為源極，施加高電壓的一極為漏極。舉例來說，如圖1所示，若對第一源/漏極層103施加低電壓，將其視為源極(Source)，而第二源/漏極層104施加高電壓，將其視為漏極(Drain)，相應地，被充電的區域為106b。反之亦然，而被充電的區域是106a。

NROM單元適合構成一陣列結構，以作為非易失性存儲器(Non-volatilememory)。圖2是一種包含NROM單元的非易失性存儲器的陣列結構，如圖2所示，該陣列結構包括一NROM單元陣列、多條字線(Word?Line)WL1～WLn+1和多條位線(Bit?Line)BL1～BLm(圖中示出5條)，其中多條字線WL1～WLn+1連接各行NROM單元的柵極g，多條位線BL1～BLm連接各列NROM單元的第一源/漏極或第二源/漏極。每個NROM單元具有兩個存儲位，以NROM單元201為例，其具有存儲位201a和存儲位201b。

對上述存儲陣列的編程時，若需對某個NROM單元編程，則由字線和位線共同選中該NROM單元。仍以NROM單元201為例，以字線WL1和位線BL1和BL2選中此NROM單元，以其第一源/漏極為源極，以其第二源/漏極為漏極，并施加適當的柵極電壓Vg、源極電壓Vs、漏極電壓Vd、基體偏壓(Substrate?Bias)Vb使其存儲位201b達到某一電壓。然而此編程過程中存在編程干擾的問題。舉例來說，當只對選中的NROM單元201編程時，由于電壓Vs和Vd被分別施加于整條位線BL1、BL2，這些電壓不僅施加于選中的NROM單元201，并且會施加于同一位線BL1、BL2的未選中NROM單元(例如NROM單元202～20n+1)，使它們的存儲位被錯誤地影響而具有一個不正常的電壓，這些由于位線導致的錯誤干擾稱為“BL干擾”(位線干擾)。這種干擾在與選中的NROM單元位線上相鄰的NROM單元(例如NROM單元202的存儲位202b)中尤其明顯。需要指出的是，無論該相鄰的NROM單元是否已被編程，即無論其處于本原(native)狀態(即未編程)或是編程(programmed)狀態，BL干擾都會對其產生影響。

發明內容

因此，本發明所要解決的技術問題是提供一種降低NROM存儲器的編程干擾的方法，以降低其BL干擾。

本發明為解決上述技術問題而采用的技術方案是提供一種降低NROM存儲器的編程干擾的方法，用以降低NROM存儲器編程中的位線干擾，該NROM存儲器具有一存儲單元陣列，該陣列中的存儲單元的柵極連接多條字線，該陣列中的存儲單元的源極或漏極連接多條位線，其中，該方法包括以下步驟：對選中的存儲單元編程；與此同時，對該NROM存儲器施加一特定的基體偏壓，使該基體偏壓施加至與選中的存儲單元同一位線的未選中存儲單元，該基體偏壓是根據對位線干擾的容忍度，從包含存儲單元的基體偏壓與位線干擾的對應關系的表格中選取，該位線干擾是以該未選中單元的電壓變動量來衡量。

上述的降低NROM存儲器的編程干擾的方法中，對選中的存儲單元編程的步驟進一步包括：通過一字線施加一柵極電壓至選中的存儲單元的柵極，以及通過兩位線分別施加一源極電壓和一漏極電壓至選中的存儲單元的源極和漏極。

上述的降低NROM存儲器的編程干擾的方法，還包括測量一組基體偏壓與位線干擾的對應關系，以預先建立該表格。

上述的降低NROM存儲器的編程干擾的方法中，預先建立該表格的步驟包括：

以一編程模式對一存儲單元的一存儲位進行編程，檢測該存儲位的電壓；