[發明專利]防止非揮發性存儲器陣列產生位線干擾的方法有效
| 申請號: | 200710044091.9 | 申請日: | 2007-07-20 |
| 公開(公告)號: | CN101350221A | 公開(公告)日: | 2009-01-21 |
| 發明(設計)人: | 陳德艷;陳良成;劉鑒常 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | G11C16/06 | 分類號: | G11C16/06;H01L27/115 |
| 代理公司: | 上海智信專利代理有限公司 | 代理人: | 王潔 |
| 地址: | 2012*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 防止 揮發性 存儲器 陣列 產生 干擾 方法 | ||
技術領域
本發明涉及半導體器件的數據擦寫技術,尤其涉及防止非揮發性存儲器陣列產生位線干擾的方法。
背景技術
非揮發性存儲器(nonvolatile?memory)是一種常用的半導體器件,根據材料、結構的不同,非揮發性存儲器可分為很多種類。以氮只讀存儲器(NROM)為例,其具有如圖1所示的器件結構,它包括:襯底1、形成于襯底1中的源極2和漏極3,以及形成于襯底1上方的柵極4,其中,柵極4和襯底1之間還具有三個相疊加的絕緣層51、52、53,中間一層52為捕陷電荷層(charge-trappinglayer),用于存儲數據,上下兩側的絕緣層51、53用于鎖住中間層52的電荷。補陷電荷層52的兩端具有可充電區域61、62,分別用于存儲一比特的數據。
圖2是非揮發性存儲器陣列的結構示意圖,該陣列由數個如圖1所示的存儲單元以陣列形式排列而成,為了簡化說明,圖中僅畫出了16個單元,于實際應用中可根據需要進行結構的擴展。每一行的存儲單元的柵極均連接至一條字線(Word?Line,WL),每一列的存儲單元的源極和漏極分別連接至一條位線(BitLine,BL),且相鄰兩列存儲單元之間共用一條位線,例如存儲單元C11~C41和存儲單元C12~C42之間共用位線BL2。
當需要對某一條位線上的一個存儲單元進行編程時,容易出現對鄰近存儲單元的干擾。以存儲單元C11為例,在對其編程時需要在位線BL2上加高電位,因為存儲單元C22和C11共用位線BL2,所以C22的源極上也呈現高電位,由于位線BL3是懸空的,因此C22的源極和漏極之間會存在電勢差,該電勢差會導致存儲單元C22的閾值電壓變化量DVt增大,從而影響到存儲單元的性能。除了C22之外,其它與C11共用位線BL2的存儲單元(無論是否已經編程)也會受到類似的干擾,越是靠近C11的存儲單元所受到的干擾越大。
發明內容
本發明所解決的技術問題在于提供一種方法,以防止非揮發性存儲器陣列中位線干擾的產生,從而提高存儲器件的性能。
為解決上述技術問題,本發明提供了一種防止非揮發性存儲器陣列產生位線干擾的方法,所述的非揮發性存儲器陣列由數個包括柵極、源極、漏極的存儲單元以陣列形式排列而成,每一行的存儲單元的柵極均連接至一字線,每一列的存儲單元的源極和漏極分別連接至一位線,且相鄰兩列存儲單元之間共用一條位線,所述方法當某一存儲單元在接受編程時,若其它存儲單元的漏極所連接的位線處于高電位、源極所連接的位線處于懸空狀態時,則對該其它存儲單元加載一源極偏置電壓和一襯底偏置電壓,其中,所述的源極偏置電壓的范圍是0~1.5V。
進一步地,所述襯底偏置電壓的范圍是0~0.3V。
進一步地,所述的存儲單元包括襯底,形成于襯底中的源極和漏極,以及形成于襯底上方的柵極,其中,柵極和襯底之間還具有三個相疊加的絕緣層,中間層用于捕陷電荷,兩邊的絕緣層用于鎖住中間層的電荷,且所述的中間層具有兩個可充電區域,分別用于存儲一比特的數據。
與現有技術相比,本發明在對非揮發性存儲器陣列執行單個存儲單元的編程時,對與其相鄰的存儲單元加載源極偏置電壓和襯底偏置電壓,通過調節該兩個偏置電壓的大小,可有效減小存儲單元內部的電勢差,從而消除或者改善了位線干擾,同時,不會影響正在接受編程的存儲單元的編程效率。
附圖說明
本發明的防止非揮發性存儲器陣列產生位線干擾的方法由以下的實施例及附圖給出。
圖1為一種非揮發性存儲器的結構示意圖。
圖2為非揮發性存儲器陣列的結構示意圖。
圖3為本發明第一組實驗得到的Vs、Vb與DVt的關系圖。
圖4為本發明第二組實驗得到的Vs、Vb與DVt的關系圖。
具體實施方式
以下將對本發明的防止非揮發性存儲器陣列產生位線干擾的方法作進一步的詳細描述。
本發明的方法是當某一存儲單元在接受編程時,若其鄰近的存儲單元所連接的兩條位線一條處于高電位、一條處于懸空狀態,即源極和漏極之間存在電勢差時,對該存儲單元加載一源極偏置電壓Vs和一襯底偏置電壓Vb。
參見圖2,例如當存儲單元C11正在接受編程時,位線BL2處于高電位,而位線BL3則處于懸空狀態,此時的存儲單元C22即存在受干擾的情況,需要對其加載偏置電壓Vs和Vb。
為了確定最佳的偏置電壓取值,分別對未進行過編程和已進行過編程的存儲單元C22進行了如下實驗,實驗過程中C11始終是正在接受編程的存儲單元。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200710044091.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:液壓式壓力破冰除雪機
- 下一篇:組合式活動墻體





