[發明專利]ROM結構及寫入INTEL HEX文件的方法

無效

• 申請號: 200710041944.3
• 申請日: 2007-06-13
• 公開（公告）號: CN101324861A
• 公開（公告）日: 2008-12-17
• 發明（設計）人: 金乃詠;韓菲
• 申請（專利權）人: 華東師范大學
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體存儲器，特別是涉及一種適合RISC(ReducedInstruction?Set?Computer精簡指令集計算機)體系結構單片機使用的ROM(只讀儲存器)結構。本發明還涉及將INTEL?HEX(Intel公司提出的按地址排列的數據信息)文件寫入上述ROM結構的方法。

背景技術

ROM的特點是用戶在使用時只能讀出其中的信息，不能修改和寫入新的信息，存儲單元中的信息由制造廠在生產時一次寫入或由用戶通過編程器寫入，ROM中的信息在關機后不會消失。

單片機的ROM一般用于存放控制程序，故又稱為程序存儲器。單片機系統在初始化后，可以執行ROM中的控制程序，從而實現對被控系統的控制。

單片機的ROM根據輸入的地址而輸出這個地址上的數據。現有的ROM工作時，一個地址信號輸入后只輸出該地址上的數據。這樣不能在一個時鐘周期內給單片機主機提供足夠的內存數據，降低了RISC體系單片機進行流水線操作的工作效率。

發明內容

本發明要解決的技術問題是提供一種用于RISC體系結構單片機的ROM結構，能夠在一個地址信號輸入后，輸出多個連續的數據；為此本發明還要提供一種利用該ROM寫入INTEL?HEX文件的方法。

為解決上述技術問題，本發明的用于RISC體系結構單片機的ROM結構，由n組RAM組成，n為任意的正整數，每組包括8個雙通道的RAM，表示為R[n-1][0]～R[n-1][7]，每個雙通道的RAM包括A、B兩個通道，對每組中各個RAM的A、B兩個通道的地址信號addrA、addrB分別設定同一地址；根據輸入到ROM的地址信號確定輸入給每組RAM的地址信號addrA和addrB；然后每組RAM均輸出2個字節的數據；n組RAM輸出2*n個字節的數據。

將INTEL?HEX文件寫入上述ROM結構的方法是：

所述ROM結構的數據寬度為8比特，地址范圍為0～16383*n；ROM上所有的值初始化為“00H”；

步驟一，對INTEL?HEX文件進行編碼并進行數據填充；將INTEL?HEX文件每一行的數據長度域11、地址域aaaa和數據域dd取出，根據長度域11和地址域aaaa將數據域dd中的數據按照8比特的寬度進行排列，其中從INTEL?HEX文件取出的每一個8比特數據DATA_HEX都有一個獨立的地址ADDR_HEX；根據地址ADDR_HEX的值，把數據DATA_HEX存入到與ROM的地址相對應的ROM存儲單元中；

步驟二，進行數據映射；將ROM中所有的數據都映射到各個RAM中。

將INTEL?HEX文件從上述ROM結構讀出的方法是：

addrA[n-1]是輸入給R[n-1][0]～R[n-1][7]的A通道的地址信號addrA；addrB[n-1]是輸入給R[n-1][0]～R[n-1][7]的B通道的地址信號addrB；

在對ROM進行讀操作時，外部輸入一個地址信號至ROM后，確定每組RAM中的地址addrA[n-1]、addrB[n-1]，每組RAM均輸出2個字節的數據；n組RAM輸出2*n個字節的數據，將數據進行組合，則輸出2*n個字節的連續數據DATA[0]～DATA[2*n-1]。

本發明的有益效果是：可以使用FPGA(Field?Programmable?GateArray現場可編程門陣列)內部的雙通道RAM來組成ROM，這樣能夠減少系統開發需要的資源。

這種新的ROM結構，在輸入單個地址的情況下能夠輸出自該地址起多個連續地址存儲單元中的數據，及時地給RISC體系結構的單片機進行流水線操作提供相應的數據，大大提高了單片機的工作效率。

這種新的ROM結構有良好的可擴充性，通過設置參數的值，改變雙通道的RAM的分組數量，進而改變連續輸出的數據的數量。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是現有的雙通道RAM模塊示意圖；

圖2是本發明的實施方式中ROM結構示意圖；

圖3是從圖2所示的ROM結構輸出數據的示意圖；

圖4是將INTEL?HEX文件寫入ROM中的步驟示意圖；

圖5是按照圖4所示將INTEL?HEX文件寫入ROM后的數據示意圖。

具體實施方式

1、ROM的組成結構