[發明專利]熔絲結構及其形成方法

有效

• 申請號: 200710041095.1
• 申請日: 2007-05-23
• 公開（公告）號: CN101312153A
• 公開（公告）日: 2008-11-26
• 發明（設計）人: 歐陽雄;羅文哲;李智;黃強;姜敏
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/525
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及半導體技術領域，特別涉及熔絲結構及其形成方法。

背景技術

隨著半導體工藝得微小化以及復雜度得提高，半導體元件也變得更容易受各式缺陷或雜質得影響，而單一導線、二極管或者晶體管等的失效往往即構成整個芯片的缺陷。因此為了解決這個問題，現有技術便會在集成電路中形成一些熔絲，以確保集成電路的可利用性。

一般來說，熔絲連接集成電路中的冗余電路(redundancy?circuit)，一旦檢測發現電路具有缺陷時，這些冗余電路就可用于修復或取代有缺陷的電路。以存儲器結構為例，現有技術會在結構得最上層制作一些熔絲結構，其作用在于當內存完成時，若其中有部分存儲單元、字線或者導線的功能有問題時，就可以利用熔絲跳接另一些冗余(redundant?cells)的存儲單元、字線或者導線來取代。

目前熔絲擴大到可以提供程序化(programming?elements)的功能，以使各種客戶可依不同的功能來程序化電路。例如，為了節省研發與制作成本，晶片廠可以利用導線與存儲陣列內每個晶體管相連接，并在導線中增加一個熔絲，待半導體芯片制作完成后，再由外部進行數據輸入，以獨特化各個標準芯片成各式產品芯片。當可程序化只讀存儲器(Programmable?ROM，PROM)進行數據輸入時，如使用較高電壓將熔絲燒毀，而產生斷路(off-state)，即完成“1”的輸入；反之，未經燒毀的熔絲，晶體管導線線路仍存在而形成導通狀態(on-state)，即相當于存入“0”。此種利用高電壓燒毀(blowing)熔絲的過程即為程序化(programming)，而且一旦程序化的熔絲將永久形成斷路狀態存在。因此熔絲顯示出二進制運算，在集成電路的制造和封裝之后允許對編程信息進行編碼。

現有技術的絕緣體上硅(SOI)上的熔絲結構的制作流程參照附圖1所示，首先執行步驟100，提供絕緣體上硅(SOI)，所述SOI具有第一絕緣層和單晶硅層；執行步驟102，將單晶硅層構圖為帶；執行步驟104，用一種或多種雜質摻雜單晶硅層，包括向每個單晶硅帶的不同區域注入不同類型的雜質的多重掩模和摻雜工藝，也包括保留單晶硅帶的一個或多個部分未摻雜的工藝；執行步驟106，用硅化單晶硅層的至少上部分形成硅化帶；執行步驟108，在硅化帶上形成一個或多個第二絕緣層以使硅化帶在三維上與周圍結構電或熱隔離；執行步驟110，在形成第二絕緣層之前或者之后，形成穿過第二絕緣層到硅化帶的末端的電接觸，從而完成熔絲結構。

采用該流程形成的熔絲結構利用SOI上的硅化帶，上面的硅化物材料允許熔絲在編程狀態下用作導體。當進行編程時，硅化物被移動或者斷開。然而采用上述流程與現有的標準CMOS工藝不相兼容，同時，在制作過程中，需要額外增加掩模版以及進行摻雜工藝，這增加了工藝成本。

在申請號為200610106431的中國專利申請中還可以發現更多與上述技術方案相關的信息。

發明內容

本發明解決的問題是現有的形成熔絲結構技術與標準CMOS工藝不相兼容，在制作過程中，需要額外增加掩模版以及進行摻雜工藝，增加了工藝成本。

為解決上述問題，本發明提供一種熔絲的形成方法，包括：提供半導體襯底；依次在半導體襯底上形成第一介質層和多晶硅層，所述多晶硅層采用形成晶體管的多晶硅層；在多晶硅層中形成至少兩個摻雜區域，所述相鄰兩個摻雜區域的導電類型相反；在具有至少兩個摻雜區域的多晶硅層上形成硅化物層；在硅化物層上形成第二介質層；在第二介質層中形成通孔，所述通孔暴露出硅化物層；采用導電材料填充通孔并與硅化物層相接觸；在第二介質層上對著填充有導電材料的通孔位置形成金屬墊。

所述多晶硅層中形成的摻雜區域為兩個，分別為在進行源/漏離子注入工藝中或者在進行源/漏延伸區離子注入工藝中同時形成。

所述多晶硅層中形成的摻雜區域為三個，為在進行源/漏離子注入工藝中或者在進行源/漏延伸區離子注入工藝中同時形成。

所述通孔中填充的導電材料以及金屬墊為金屬鋁。

所述硅化物為金屬鎢、鈦、鎳、鈷、鉭或者鉑的硅化物。