[發(fā)明專利]利用深亞微米技術(shù)制造高電壓裝置的方法

無效

• 申請?zhí)枺?/td>: 200710039437.6
• 申請日: 2007-04-12
• 公開（公告）號: CN101286451A
• 公開（公告）日: 2008-10-15
• 發(fā)明（設(shè)計(jì)）人: 高榮正
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L29/78;H01L29/43;H01L29/49
• 代理公司: 上海光華專利事務(wù)所
• 代理人: 余明偉

技術(shù)領(lǐng)域

本發(fā)明涉及一種利用深亞微米技術(shù)制造高電壓裝置的方法，是一種MOS組件結(jié)構(gòu)中添加圖案化金屬硅化物的制造方法，特別涉及一種將圖案化金屬硅化物的水平寬度限縮在小于MOS組件結(jié)構(gòu)中源/漏極內(nèi)之高濃度離子區(qū)的水平寬度的一種制造方法。

背景技術(shù)

漏極工程最早的努力，是使用一個(gè)稱為雙擴(kuò)散漏極的工藝，此技術(shù)中，磷及砷均植入基板中以形成源極和漏極擴(kuò)散。因?yàn)榱椎臄U(kuò)散較砷快，通常邊緣的分布主要是磷，且接面不至于太陡。由于側(cè)面擴(kuò)散之故，柵極電極下將擴(kuò)展類似的漸變分布。而后發(fā)展出側(cè)向雙擴(kuò)散漏極。利用此方法可減少電場尖峰值20％以上。

現(xiàn)有的高電壓柵極結(jié)構(gòu)是在一柵極堆棧兩側(cè)的源/漏極內(nèi)，再制作出一相較于源/漏極區(qū)域離子濃度更高的區(qū)域，這種柵極結(jié)構(gòu)在承受電壓方面有不錯(cuò)的表現(xiàn)，但在源/漏極區(qū)域上直連接其它的導(dǎo)電層，如鋁、銅等，導(dǎo)電層的材料對以硅為基板的附著力并不良好，兩者之間的接觸電阻也不低，就算為了降低導(dǎo)電層與基板之間的接觸電壓，采用自行對準(zhǔn)金屬硅化物工藝來降低接觸電阻，卻會因?yàn)樵陂g隙壁(spacer)與圖案化金屬硅化物(Salicide)之間的接合面引發(fā)漏電(leakage)的問題。

為解決現(xiàn)有技術(shù)上述之問題，本發(fā)明提出一種利用深亞微米技術(shù)制造高電壓裝置的方法：先制作一具有半導(dǎo)體組件的基板，于基板上制作柵極結(jié)構(gòu)及間隙壁后；于制作后的基板上設(shè)金屬層，并加設(shè)一組圖案化掩膜于金屬層上，圖案化掩膜位于柵極結(jié)構(gòu)上方、源/漏極內(nèi)的高濃度離子區(qū)位置上方，源/漏極內(nèi)的高濃度離子區(qū)位置上方的圖案化光刻膠其水平寬度分別小于源/漏極內(nèi)的高濃度離子區(qū)位置的水平寬度，以此組圖案化光刻膠對金屬層進(jìn)行刻蝕，刻蝕后進(jìn)行回火，并加入溶劑將未反應(yīng)的金屬加以去除，完成本發(fā)明的結(jié)構(gòu)；相較于現(xiàn)有技術(shù)，本發(fā)明的結(jié)構(gòu)可以承受更高的接觸電阻及維持擊穿電壓。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于，提供一種利用深亞微米技術(shù)制造高電壓裝置的方法，其控制圖案化金屬硅化物層位于源/漏極內(nèi)的高濃度離子區(qū)位置，相較于現(xiàn)有技術(shù)更可降低接觸電阻，維持柵極結(jié)構(gòu)的擊穿電壓。

為達(dá)上述目的，本發(fā)明的適用于半導(dǎo)體的高電壓結(jié)構(gòu)及其制造方法是于沉積金屬層后加設(shè)一組圖案化光刻膠于金屬層上，將未被圖案化光刻膠掩膜覆蓋的金屬層加以刻蝕去除，再經(jīng)由加溫回火，使金屬層下方與硅基板反應(yīng)成圖案化金屬硅化物層，再添加溶劑去除未反應(yīng)的金屬層；圖案化金屬硅化物層位于柵極結(jié)構(gòu)上、源/漏極內(nèi)的高濃度離子區(qū)位置，相較于現(xiàn)有技術(shù)圖案化金屬硅化物層位于柵極結(jié)構(gòu)上、整個(gè)源/漏極內(nèi)，本發(fā)明更能夠降低接觸電阻并維持柵極結(jié)構(gòu)的擊穿電壓。

以下結(jié)合附圖及實(shí)施例進(jìn)一步說明本發(fā)明。

附圖說明

圖1(a)至圖1(l)為本發(fā)明較佳實(shí)施例在制作MOS組件的各步驟構(gòu)造剖視圖。

圖2為本發(fā)明實(shí)施方式流程圖。

標(biāo)號說明

10基底

20STI區(qū)域

30柵極氧化層

40多晶硅層

50源極

60漏極

70第一離子區(qū)

80第二離子區(qū)

90介電層

95間隙壁

100圖案化光致抗蝕涂層

110金屬層

120圖1的圖案化光致抗蝕涂層

130圖案化金屬圖案化金屬硅化物圖案化金屬硅化物層

具體實(shí)施方式

圖1(a)至圖1(l)為本發(fā)明較佳實(shí)施例在制作MOS組件的各步驟構(gòu)造剖視圖，圖2為本發(fā)明實(shí)施方式流程圖。請同時(shí)參照圖1及圖2。

首先，進(jìn)行步驟S10，提供具有半導(dǎo)體組件基底10，如圖1(a)所示，基底10上已具有STI區(qū)域20、柵極結(jié)構(gòu)(由柵極氧化層30及多晶硅層40組成)，柵極結(jié)構(gòu)的源/漏極(50及60)及源/漏極(50及60)內(nèi)的分別有第一離子區(qū)70及第二離子區(qū)80，第一離子區(qū)70及第二離子區(qū)80的離子濃度的較源/漏極(50及60)高，第一離子區(qū)70及第二離子區(qū)80垂直深度未貫穿源/漏極(50及60)的垂直高度。