[發明專利]具有應力器的半導體器件及其形成方法

有效

• 申請號: 200680047257.6
• 申請日: 2006-11-08
• 公開（公告）號: CN101375379A
• 公開（公告）日: 2009-02-25
• 發明（設計）人: 梅于爾·D·施羅夫;保羅·A·格呂多斯基
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L27/088
• 代理公司: 中原信達知識產權代理有限責任公司
• 代理人: 黃啟行;陸錦華

1.一種集成電路，包括：

多個N溝道晶體管，其包括在半導體層的第一有源部分中形成的特征以及置于所述半導體層上的第一柵極結構，其中，所述第一柵極結構具有在所述第一有源部分以外的部分；

多個P溝道晶體管，其包括在所述半導體層的第二有源部分中形成的特征以及置于所述半導體層上的第二柵極結構，其中，所述第二柵極結構具有在所述第二有源部分以外的部分；

壓縮應力器，在所述P溝道晶體管上方并具有在所述第二有源部分以外的部分；

拉伸應力器，在所述N溝道晶體管上方并具有在所述第一有源部分以外的部分，從而，分界存在于所述拉伸應力器和所述壓縮應力器之間的界面處；和

至所述第一和第二柵極結構的接觸，其中，每一接觸延伸穿過壓縮應力器或者拉伸應力器，并且其中，至所述集成電路的所述第一和第二柵極結構的基本所有接觸都與所述分界相距至少70納米的預定距離。

2.如權利要求1所述的集成電路，其中，所述集成電路的至少百分之95的接觸與所述分界相距至少所述預定距離。

3.如權利要求2所述的集成電路，其中，所述集成電路的至少百分之99的接觸與所述分界相距至少所述預定距離。

4.如權利要求3所述的集成電路，其中，所述集成電路的所有所述接觸都與所述分界相距至少所述預定距離。

5.如權利要求1所述的集成電路，其中，所述壓縮和拉伸應力器包括氮化硅。

6.如權利要求1所述的集成電路，其中，所述分界處于從由以下位置組成的組中選擇的位置處：(1)所述拉伸和壓縮應力器具有鄰接邊緣的位置；(2)所述拉伸和壓縮應力器具有重疊邊緣的位置；以及(3)所述拉伸和壓縮應力器具有在它們之間具有間隔的邊緣的位置。

7.如權利要求1所述的集成電路，其中：

所述壓縮和拉伸應力器包括氮化硅，其中氫濃度相對小；和

所述壓縮應力器的所述氮化物使用帶有惰性工藝氣體的雙頻PECVD來淀積，而所述拉伸應力器的氮化物使用不帶惰性工藝氣體的單頻PECVD來淀積。

8.一種制造集成電路的方法，包括：

提供具有半導體層的半導體基板；

在所述半導體層中形成有源區；

在第一多個有源區中形成第一導電類型的晶體管，所述晶體管具有柵極結構，所述柵極結構具有在所述有源區上方的部分和在所述第一多個有源區以外的部分；

在第二多個有源區中形成第二導電類型的晶體管，所述晶體管具有柵極結構，所述柵極結構具有在所述有源區上方的部分和在所述第二多個有源區以外的部分；

在所述半導體基板上淀積第一應力的層；

圖形化所述第一應力的層，以便將所述第一應力的層的部分留在所述第一導電類型的晶體管上方；

在所述半導體層上方淀積第二應力的層；

圖形化所述第二應力的層，以便將所述第二應力的層的部分留在所述第二類型的晶體管上方，并由此提供在所述第一和第二應力的層之間的邊界；以及

形成穿過所述第一和第二應力的層到所述第一導電類型的晶體管的柵極結構和所述第二導電類型的晶體管的柵極結構的接觸，其中，所述集成電路的基本所有接觸都與所述邊界相距至少70納米。

9.一種集成電路，包括：

多個P溝道晶體管，在它們上方具有壓縮應力器，其中，所述壓縮應力器具有在所述P溝道晶體管外部的部分；

多個N溝道晶體管，在它們上方具有拉伸應力器，其中，所述拉伸應力器具有在所述N溝道晶體管外部的部分；

第一接觸，在所述N溝道晶體管的外部區域中穿過所述拉伸應力器，所述第一接觸實現至所述N溝道晶體管的柵極的電接觸，其中，所述集成電路的基本所有所述第一接觸與所述壓縮應力器的任意部分相距至少70納米；以及

第二接觸，在所述P溝道晶體管外部的區域中穿過所述壓縮應力器，所述第二接觸實現至所述P溝道晶體管的柵極的電接觸，其中，所述集成電路的基本所有所述第二接觸與所述拉伸應力器的任意部分相距至少70納米。

10.如權利要求9所述的集成電路，其中：

所述拉伸應力器包括第一氮化物層；

所述壓縮應力器包括第二氮化物層；

所述集成電路的至少百分之99的所述第一接觸與所述壓縮應力器的任意部分相距至少70納米；以及

所述集成電路的至少百分之99的所述第二接觸與所述拉伸應力器的任意部分相距至少70納米。