[發(fā)明專利]在結(jié)處具有絕緣層的場效應(yīng)晶體管結(jié)構(gòu)

無效

• 申請?zhí)枺?/td>: 200680046460.1
• 申請日: 2006-12-07
• 公開（公告）號: CN101326621A
• 公開（公告）日: 2008-12-17
• 發(fā)明（設(shè)計）人: 吉爾貝托·A·庫拉托拉;塞巴斯蒂安·努汀克
• 申請（專利權(quán)）人: NXP股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06;H01L29/165
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司
• 代理人: 陳源;張?zhí)焓?/td>

技術(shù)領(lǐng)域

本發(fā)明涉及一種在結(jié)處具有絕緣層的半導(dǎo)體場效應(yīng)晶體管(FET)結(jié)構(gòu)和制造此種結(jié)構(gòu)的方法。

背景技術(shù)

已知大量的半導(dǎo)體金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)以及制造它們的方法。越來越期望降低這些晶體管的尺寸以增加在單個半導(dǎo)體襯底上的柵極數(shù)目。

當(dāng)晶體管變得越小時，許多效應(yīng)變得越來越與晶體管的性能相關(guān)，其中包括漏電效應(yīng)。這在短溝道器件中尤其正確。尤其，已知為結(jié)漏電的效應(yīng)變得越來越重要。結(jié)漏電涉及源極或漏極與襯底之間的漏電流，其橫跨在源極(或漏極)擴(kuò)散與襯底之間的結(jié)上。

對于采用硅鍺(SiGe)合金源極和漏極的器件來說，結(jié)漏電尤其是個問題，這是因為與硅襯底相比，SiGe具有減小的帶隙，因此漏電流較大。

因此，需要一種晶體管設(shè)計以及制造方法，來降低結(jié)漏電。

在美國2004/0038533中，Chunlin?Liang提供了一種具有這種目標(biāo)想法的現(xiàn)有技術(shù)結(jié)構(gòu)。在該方法中，從襯底的上表面刻蝕進(jìn)入襯底內(nèi)，形成了深空腔，該空腔朝向基底較寬，從而其底切了上表面的一部分。然后，在空腔的表面上形成熱氧化物，該空腔被填充或部分地填充。然后，在由空腔所底切的區(qū)中形成源極和漏極注入。

遺憾的是，這種方法很難在實際中實現(xiàn)。被刻蝕的空腔需要與源極和漏極注入的深度相同，而空腔的深度是難以控制的。還尤其難以控制的是形成底切的刻蝕步驟。然而，傳統(tǒng)的體MOSFET中的主要的漏電是來自輕摻雜源極和漏極(LDS和LDD)，而這不能被解決。另一個問題是該方法要求大面積的硅。

在美國2005/0176219中，Kim等提出了可選的方法，該方法采用了器件隔離層，該隔離層用于降低漏電流。然而，在活性溝道區(qū)下，隔離層完全一致。在SiGe上生長活性溝道的硅，然后去除SiGe，由氧化硅來代替，以形成隔離層。這將太多應(yīng)力引進(jìn)了活性溝道層中。而且，SiGe層的厚度意味著不能容納該層中的應(yīng)變，從而錯位和缺陷將出現(xiàn)在SiGe層周圍的硅層中，這再一次降低了活性溝道層的質(zhì)量。

在美國2005/0035408(Wang等)中公開了另一可選的結(jié)構(gòu)。所述的工藝非常復(fù)雜。

Jurczak等在“Dielectric?Pockets-A?New?Concept?of?theJunctions?for?Deca-Nanometric?CMOS?Devices”，IEEE?Transactionson?Electron?Devices?volume?48?number?8?2001，pages?1770?to?1774中描述了一種可選的方法。在該方法中，在LDD下和與高摻雜漏極(HDD)鄰接處注入被作者稱為電介質(zhì)袋的掩埋間隔。然而，該制造是復(fù)雜的，并且掩埋間隔并不阻止在源極和漏極結(jié)構(gòu)的絕大部分上的結(jié)漏電流。

因此，仍然需要降低FET中的結(jié)漏電流。

發(fā)明內(nèi)容

根據(jù)本發(fā)明，提供了一種制造半導(dǎo)體晶體管的方法，其包括：

在硅半導(dǎo)體襯底的第一主表面上形成柵極氧化層；

在柵極氧化層上形成柵極；

在柵極兩側(cè)上的深延伸區(qū)中將源極和漏極刻蝕進(jìn)半導(dǎo)體襯底的第一主表面；

在深延伸區(qū)的壁上生長SiGe層；

在SiGe層上生長硅層；

選擇性地刻蝕SiGe層，以去除SiGe層的大部分長度，適當(dāng)?shù)乇Ａ襞c柵極氧化層鄰接的那部分SiGe層，SiGe層的剩余部分形成了層空腔；

用絕緣物填充層空腔；

以及在柵極的對邊上的深延伸區(qū)的源極和漏極空腔中生長源極和漏極層。

通過制造所述的半導(dǎo)體器件，氧化層跟隨著結(jié)，因此顯著地降低了結(jié)漏電流，這是因為在結(jié)區(qū)的絕大部分上出現(xiàn)了隔離層。例如，這可以與美國2005/0176219的方法進(jìn)行對比，在美國2005/0176219中形成了厚的隔離區(qū)。應(yīng)該注意，在美國2005/0176219中，源極和漏極區(qū)的絕大部分(尤其是較高摻雜部分)根本未被隔離，這是由于隔離區(qū)位于溝道下面，這意味著仍然存在用于結(jié)漏電流流動的很大面積。

本發(fā)明的另一優(yōu)點是通過跟隨結(jié)，氧化層出現(xiàn)在其最有效的地方。電場在結(jié)的曲面部分較高，所以漏電流在那就最高。現(xiàn)有技術(shù)方法傾向于在特定位置提供溝槽。不可避免的是，在這種現(xiàn)有技術(shù)中，溝槽不跟隨結(jié)，尤其是在曲面區(qū)，所以這種現(xiàn)有技術(shù)方法不能準(zhǔn)確地在最需要幫助的地方幫助降低漏電流。

該器件還有效地用作絕緣器件上的局部硅，這可以進(jìn)一步地提高短溝道效應(yīng)。