[發明專利]Ⅲ－Ⅴ族半導體器件的電介質界面

有效

• 申請號: 200680044431.1
• 申請日: 2006-11-17
• 公開（公告）號: CN101341583A
• 公開（公告）日: 2009-01-07
• 發明（設計）人: J·K·布拉斯克;S·達塔;M·L·多奇;J·M·布萊克威爾;M·V·梅茨;J·T·卡瓦利羅斯;R·S·喬
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/314
• 分類號: H01L21/314;H01L29/51;H01L21/28
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 柯廣華;劉春元

技術領域

本發明涉及III-V族半導體器件領域。 背景技術

當今的大多數集成電路都基于硅、元素周期表的IV族元 素。已知III-V族元素的化合物、如砷化鎵(GaAs)、銻化銦(InSb)和磷 化銦(InP)具有遠優于硅的半導體屬性，包括更高的電子遷移率以及飽 和速度。不像III-V族化合物，硅容易氧化形成幾乎完美的電氣界面。 這種天賦才能使得用二氧化硅的幾個原子層就能幾乎完全限制電荷。 相比之下，III-V族化合物的氧化物的質量較差，例如，它們含有缺 陷、陷阱電荷，并且在化學上復雜。

已經基于肖特基金屬柵和InSb阱提出了量子阱場效應晶 體管(QWFET)。它們在降低有效功率耗散方面比基于硅的技術更有前 途，并呈現出改進的高頻性能?？上?，由于來自例如InSb/AlInSb表 面上的柵極金屬的費米能級釘扎的低肖特基勢壘，斷開狀態的柵極泄 漏電流很高。

已經提出將高k柵極絕緣體用于QWFET。例如，參見2005 年1月3日提交的標題為“QUANTUM?WELL?TRANSISTOR?USING HIGH?DIELECTRIC?CONSTANT?DIELECTRIC?LAYER”的No. 11/0208378。然而，在高k材料與例如InSb/AlInSb表面之間的對接 方面存在問題。 附圖說明

圖1示出硅襯底與金屬柵之間的現有技術高k電介質界 面。

圖2示出III-V族限制區域與金屬柵之間的界面，包括如 下所述的高k電介質和硫族化物區域。

圖3示出通過硫族化物區域與高k電介質對接的限制區 域。

圖4A示出二苯基二硫化合物，其中苯基被替代了。

圖4B示出在限制區域與高k電介質之間位置的圖4A的 化合物。

圖5示出用于在III-V族半導體器件中形成金屬柵所執行 的過程。

圖6是示出與肖特基金屬柵相比在柵極泄漏上使用高k 電介質的好處的圖表。

圖7是具有氧化鋁(Al₂O₃)高k電介質層的半導體器件的 截面正視圖。

圖8是具有高k電介質和凹入金屬柵的III-V族半導體器 件的截面正視圖。 具體實施方式

關于在半導體器件中將高k電介質與III-V族限制區域對 接方面來描述過程和器件。在以下描述中，描述了大量具體化學性質 以及其它細節，以便提供對本發明的透徹了解。本領域的技術人員要 明白，沒有這些具體細節也可實施本發明。在其它情況下，沒有詳細 描述眾所周知的處理步驟，以免不必要地影響對本發明的理解。

圖1示出金屬柵13與單晶硅體或襯底10之間的界面。最 典型的是，硅10包括具有柵極13的場效應晶體管的溝道區域，用于 控制晶體管。當溝道區域與柵極之間的絕緣層的等效氧化層厚度 (EOT)在范圍、并且優選地在范圍時，這類器件的性 能特別好。雖然二氧化硅(SiO₂)提供了極好的電介質，但是用如此薄 的層，難以獲得可靠的二氧化硅電介質。相反，使用高k材料(例如 介電常數為10或更大)。如圖1所示，首先在硅10上形成二氧化硅 區域11(或者是天然的)。然后在二氧化硅區域11上形成高k電介質 12、如二氧化鉿(HfO₂)。接下來在高k電介質上形成通常具有目標功 函數的金屬柵。高k電介質、如HfO₂或二氧化鋯(ZrO₂)提供極好的界 面。可利用諸如在原子層淀積(ALD)過程中用于HfO₂淀積的醇鹽前 體等有機前體，在低溫淀積過程中形成高k電介質。用電子束蒸發或 濺射形成的金屬柵可以是鉑、鎢、鈀、鉬或其它金屬。

如圖1結構的右側所示，EOT包括與硅10的上表面關聯 的大約由單晶結構表面附近的缺陷引起。在此之上，示出了大 約的二氧化硅區域11。然后，在ALD過程中形成高k電介質， 它的EOT為圖1所示結構的合成EOT為

圖1結構的左側，示出了區域的物理厚度(PT)?？梢钥吹剑? 與SiO₂區域11相比，高k電介質比較厚(大約)。這個比較厚的 區域允許形成具有低EOT的可靠高質量電介質。