[發明專利]包含氧化鎳鈷切換元件的存儲單元

有效

• 申請號: 200680043951.0
• 申請日: 2006-11-20
• 公開（公告）號: CN101313423A
• 公開（公告）日: 2008-11-26
• 發明（設計）人: S·布拉德·赫納
• 申請（專利權）人: 桑迪士克3D公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 北京律盟知識產權代理有限責任公司
• 代理人: 劉國偉

1.一種存儲單元，其包含：

電阻切換元件，所述電阻切換元件包含(Ni_xCo_y)O層，其中x+y＝1且x及y均不為0。

2.根據權利要求1所述的存儲單元，其進一步包含二極管、第一導體及第二導體，所述二極管及所述電阻切換元件設置于所述第一導體與所述第二導體之間。

3.根據權利要求2所述的存儲單元，其中所述第二導體相對于襯底位于所述第一導體上方，所述第一導體及所述第二導體位于所述襯底上方。

4.根據權利要求3所述的存儲單元，其中所述二極管為垂直定向的結二極管。

5.根據權利要求4所述的存儲單元，其中所述結二極管為p-i-n二極管。

6.根據權利要求5所述的存儲單元，其中所述結二極管是由硅、鍺或硅及/或鍺的合金形成。

7.根據權利要求6所述的存儲單元，其中所述結二極管是由多晶半導體材料形成。

8.根據權利要求3所述的存儲單元，其中所述襯底為單晶硅。

9.根據權利要求1所述的存儲單元，其中y值處于0.05與0.65之間，或0.70與0.95之間。

10.根據權利要求9所述的存儲單元，其中所述y值處于0.10與0.50之間，或0.75與0.95之間。

11.根據權利要求1所述的存儲單元，其進一步包含與所述電阻切換元件串聯地電配置的晶體管。

12.根據權利要求11所述的存儲單元，其中所述晶體管為場效晶體管。

13.根據權利要求12所述的存儲單元，其中所述場效晶體管包含溝道區域，所述溝道區域形成于單晶硅中。

14.根據權利要求12所述的存儲單元，其中所述場效晶體管包含溝道區域，所述溝道區域形成于多晶半導體材料中。

15.根據權利要求11所述的存儲單元，其中所述晶體管為雙極結晶體管。

16.根據權利要求15所述的存儲單元，其中所述雙極結晶體管包含集電極區域、發射極區域及基極區域，其中所述集電極區域、所述發射極區域及所述基極區域中的至少一者是由單晶硅形成。

17.根據權利要求15所述的存儲單元，其中所述雙極結晶體管包含集電極區域、發射極區域及基極區域，其中所述集電極區域、所述發射極區域及所述基極區域全部是由多晶半導體材料形成。

18.根據權利要求1所述的存儲單元，其中在所述單元正常操作期間，所述(Ni_xCo_y)O層處于高電阻狀態或低電阻狀態。

19.根據權利要求18所述的存儲單元，其中所述高電阻狀態與所述低電阻狀態之間的電阻差至少為5倍。

20.根據權利要求18所述的存儲單元，其中所述高電阻狀態與所述低電阻狀態之間的電阻差至少為10倍。

21.根據權利要求18的存儲單元，其中通過施加設定脈沖將所述(Ni_xCo_y)O層從所述高電阻狀態切換成所述低電阻狀態。

22.根據權利要求21所述的存儲單元，其中當所述單元最初形成時，所述(Ni_xCo_y)O層處于所述高電阻狀態，且其中對于到所述低電阻狀態的第一切換而言，所述設定脈沖具有8伏特或以下的電壓。

23.根據權利要求22所述的存儲單元，其中當所述單元最初形成時，所述(Ni_xCo_y)O層處于所述高電阻狀態，且其中對于到所述低電阻狀態的第一切換而言，所述設定脈沖具有6伏特或以下的電壓。

24.根據權利要求18所述的存儲單元，其中通過施加重設脈沖將所述電阻切換元件從所述低電阻狀態切換成所述高電阻狀態。

25.根據權利要求1所述的存儲單元，其中所述單元為非易失性、可重寫存儲單元。