[發明專利]物理上高度安全的多芯片組件

無效

• 申請號: 200680042132.4
• 申請日: 2006-11-06
• 公開（公告）號: CN101305462A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: V·康多雷利;C·菲格;K·高特澤;N·哈德茲克;J·尼克博克;E·斯波羅吉斯
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L23/58
• 分類號: H01L23/58
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 康建忠

技術領域

本發明一般涉及集成電路，更特別地，涉及針對逆向設計(reverseengineering)在物理上高度安全的計算模塊。

背景技術

在計算機架構設計的所有層級上，防止逆向設計和數據盜竊都是重要的考慮。為了保護他們的IP投資，設計人員當前利用兩種主要的方法以實現物理上高度安全的計算模塊。這樣的“高度安全的”計算模塊適合于用于密碼模塊的NIST的FIPS?140-2第4級證明。實現在物理上高度安全的計算模塊的第一種方法是將功能整個實施到單個的半導體芯片中，該半導體芯片的尺寸如此小，使得在物理上探測或在光學上確定秘密信息是不可行的。實現安全性的第二種方法是將一組半導體器件(諸如CPU、ASIC、FPGA、DRAM和SRAM)封入干預檢測外殼(tamper?detecting?envelope)內，所述干預檢測外殼完全封住這些器件，并且一旦被入侵就導致系統中的所有敏感信息被破壞。

構建單個芯片方案的常見問題是，單個芯片常常太小，以至于不能以經濟的方式適合整個復雜系統設計。另外，由于半導體處理技術的限制，因此可能不能在單個半導體制造過程中制造系統中可能需要的所有的半導體器件。

雖然被封入的多芯片方案緩解了單個芯片方案的一些問題，但使用完全封入的外殼引入一系列的新的挑戰。這些外殼(以及它們的相關的封裝材料)常常是高度熱絕緣的，并因此限制可作為熱在器件內被消耗以及被傳送通過外殼的功率量。這些設計所需要的嚴格的功率預算常常不利地影響器件的總體性能。另外，由于外殼材料必須對潛在的探測嘗試盡可能地敏感，因此與錯誤的確實(positive)干預相關的可靠性問題是重要的。

發明內容

本發明的一個實施例提供一種物理上安全的襯底組件，該物理上安全的襯底組件包括襯底、位于襯底上和/或襯底內的電導體、連接電導體中的至少兩個電導體的至少一條導電路徑、和用于檢測電導體中的至少一個電導體的連續性的中斷的至少一組電接觸。

本發明另一實施例提供一種安全處理組件，該安全處理組件包括具有第一平面表面和第二平面表面的襯底、在第一表面上具有電接觸的第一裸片(die)、在第一表面上具有電接觸的第二裸片、與第一裸片的電接觸中的至少一個電接觸連接的第一導電路徑、與第二裸片的電接觸中的至少一個電接觸連接的第二導電路徑、圍繞第一和第二導電路徑的至少一部分的電導體、和與電導體耦接的監視電路。第一裸片被安裝在襯底的第一平面表面上，使得第一裸片的電接觸位于第一裸片的第一表面和襯底的第一平面表面之間。第二裸片被安裝在襯底的第一平面表面上，使得第二裸片的電接觸位于第二裸片的第一表面和襯底的第一平面表面之間。第一導電路徑的至少一部分位于襯底內，第二導電路徑的至少一部分位于襯底內。監視電路檢測電導體中的一個或更多個電導體的連續性的中斷。

附圖說明

與以下的詳細說明一起被加入說明書中并形成說明書的一部分的附圖用于進一步示出根據本發明的各種實施例并用于解釋根據本發明的各種原理和優點，在這些附圖中，類似的附圖標記在各個圖中指的是相同或在功能上類似的要素。

圖1是示出根據本發明的實施例的物理上高度安全的多芯片模塊的側視圖的框圖。

圖2是根據本發明的實施例的硅襯底組件的等距視圖。

圖3是示出硅襯底布線被鍵合(bond)到芯片載體的圖1的物理上高度安全的多芯片模塊的側視圖的框圖。

圖4是根據本發明的實施例的具有貫通通路(through?via)的襯底的部分剖面圖。

圖5A和圖5B是圖1的裸片和襯底的示圖。

具體實施方式

這里如需要的那樣公開本發明的詳細實施例；但是，應當理解，所公開的實施例僅是可以以各種形式實施的本發明的示例。因此，這里公開的特定結構和功能細節不應被解釋為限制，而僅應被解釋為權利要求的基礎以及用于教導本領域技術人員以幾乎任何適當詳細的結構通過各種各樣的方式來使用本發明的代表性基礎。并且，這里使用的術語和短語并不意在限制，而是要提供本發明的可理解的說明。

根據優選實施例的本發明提供物理上高度安全的多芯片模塊，而沒有與常規的安全外殼相關的諸如高溫、有限的功率預算和不穩定(temperamental)的干預對策的限制。

根據本發明的原理，一個實施例提供利用硅上硅(silicon?onsilicon)技術的物理上高度安全的多芯片模塊。具體而言，在IP安全性的多芯片方案的背景中，倒裝芯片硅裸片以使得逆向設計和數據盜竊幾乎不可能的方式被直接安裝在硅襯底上。