[發明專利]IC測試方法和設備

有效

• 申請號: 200680039403.0
• 申請日: 2006-10-12
• 公開（公告）號: CN101292171B
• 公開（公告）日: 2012-04-18
• 發明（設計）人: 湯姆·瓦葉爾斯
• 申請（專利權）人: NXP股份有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王波波

1.一種測試電路，用于測試集成電路核心(64)或者集成電路核 心外部的電路，所述測試電路包括：

移位寄存器電路(WBR)，包括多個單元(8)，用于傳輸測試信號， 所述單元配置為串聯單元(60)的多個存儲體；

串行輸入(wbr_si)和串行輸出(wbr_so)，用于連接移位寄存器 電路的輸入和輸出；

多個并行輸入(wpi[0..n])和輸出(wpo[0..n])，其中所述并行 輸入(wpi[0..n])用于向集成電路核心(64)傳輸測試信號，用來測試 核心，

其中旁路多路復用器(66)的第一存儲體是可控的，用于將集成電 路核心(64)輸出與旁路多路復用器輸出相連或者用于將并行輸入 (wpi[0..n])與旁路多路復用器輸出相連，從而對集成電路核心(64) 進行旁路，

其中每個所述單元包括保持輸入(hold_inputs/outputs)，其中 當測試電路在測試模式下運行時，所述保持輸入用于將單元存儲元件 (22)的輸出與單元存儲元件的輸入相連，

以及其中所述測試電路在旁路模式下可用，在所述旁路模式下對集 成電路核心(64)進行旁路，并且將保持信號施加于保持輸入 (hold_inputs/outputs)。

2.根據權利要求1中所述的測試電路，其中所述測試電路還可以 用于：

核心內部測試模式，在所述模式下集成電路核心輸出通過旁路多路 復用器(66)與移位寄存器單元的多個存儲體(60)相連；以及

核心外部測試模式，在所述模式下對集成電路核心(64)進行旁路 并且串行輸入(wbr_si)與移位寄存器單元的第一存儲體(60)相連， 所述移位寄存器單元的多個存儲體串聯相連。

3.根據權利要求2中所述的測試電路，其中所述測試電路還可以 在移位模式下運行。

4.根據權利要求3中所述的測試電路，其中所述測試電路在核心 內部測試模式和移位模式下用不同頻率的時鐘定時。

5.根據權利要求1至4中任一項所述的測試電路，其中所述旁路 多路復用器(66)的輸出與移位寄存器單元的多個存儲體相連。

6.根據權利要求1至4中任一項所述的測試電路，其中每個所述 單元具有串行測試輸入(si)、串行測試輸出(so)、功能輸入(cfi) 以及功能輸出(cfo)。

7.根據權利要求1至4中任一項所述的測試電路，其中每個所述 單元配置成以下之一：

輸入單元，用于向核心提供信號；以及

輸出單元，用于從核心接收信號。

8.根據權利要求1至4中任一項所述的測試電路，其中所述旁路 多路復用器(66)的第一存儲體由旁路控制線(internal_bypass)控制。

9.根據權利要求1至4中任一項所述的測試電路，其中所述移位 寄存器電路包括用于嵌入式核心測試結構的封裝器邊界寄存器(WBR)。

10.根據權利要求9中所述的測試電路，其中所述移位寄存器電路 包括用于IEEE?STD?1500嵌入式核心測試結構的封裝器邊界寄存器 (WBR)。

11.根據權利要求1至4中任一項所述的測試電路，其中所述移位 寄存器電路的每個單元都包括第一觸發器(22)。

12.根據權利要求1至4中任一項所述的測試電路，其中所述多路 復用器(62)的第二存儲體是可控的，用于將旁路多路復用器(66)輸 出與移位寄存器單元的多個存儲體(60)并聯相連或者與單元的多個存 儲體(60)串聯相連，以及其中多路復用器第二存儲體的第一多路復用 器(62a)將多旁路路復用器(66)第一存儲體的第一多路復用器的輸出 與單元的第一存儲體(60)相連或者將串行輸入(wbr_si)與單元的第 一存儲體(60)相連。