[發明專利]全加器模塊和使用該全加器模塊的乘法器裝置

無效

• 申請號: 200680032355.2
• 申請日: 2006-09-04
• 公開（公告）號: CN101258464A
• 公開（公告）日: 2008-09-03
• 發明（設計）人: 羅西尼·克里希南
• 申請（專利權）人: NXP股份有限公司
• 主分類號: G06F7/53
• 分類號: G06F7/53
• 代理公司: 北京天昊聯合知識產權代理有限公司
• 代理人: 陳源;張天舒

技術領域

本發明涉及半導體集成電路的帶符號乘法運算，具體地涉及用于諸如現場可編程門陣列(FPGA)之類的可編程硬件的基于全加器的陣列乘法器。

背景技術

乘法是信號處理中的最通常的運算。設計快速和面積有效的乘法器是一個相當大的研究課題?，F在已經有了用于專用集成電路(ASIC)的非常緊湊和高速的乘法器，其可以處理帶符號數和無符號數。

然而，在現有的諸如現場可編程門陣列(FPGA)之類的可編程硬件解決方案中高效率地實現乘法仍然是一個挑戰。更加具體地，當公知的乘法算法被映射到FPGA上的可編程邏輯塊上時，需要大量的邏輯塊來實現一個n位乘法。這是因為FPGA中的邏輯塊是被設計為通用的，以便他們可以實現任意的隨機功能，而不是專門適用于實現乘法。

另外一個挑戰是能夠在FPGA上直接執行二進制補碼乘法(或者帶符號乘法)。傳統上，利用Booth記錄技術來執行帶符號乘法，該技術是由Booth于1951年在“A?Signed?Binary?MultiplicationTechnique”，Quarterly?Journal?of?Mechanics?and?AppliedMathematics，Vol?IV，part?2中提出的。當專用硬件是為此目的構成時，該技術運轉效率很高。然而，公知的是，如果硬件不直接實現Booth乘法，如果通用可編程塊(像FPGA中的)被用于執行Booth乘法，由于需要執行很多的條件測試、分支和算術移位，就有了面積開銷。

在可重配置裝置中，執行帶符號乘法的傳統方式是，首先將帶符號數轉換為無符號數，例如，通過陣列乘法，執行無符號數乘法，然后，將結果再次轉換為適當的帶符號表示(二進制補碼)。雖然這種方法提供了部分的復用性，但是它要求另外的邏輯塊來執行轉換和再轉換步驟，因此其實現會導致面積和速度的損失。

由于陣列乘法器通過一系列陣列方式的加法來實現乘法，他們非常適用于FPGA。由于在FPGA中的大部分的邏輯塊支持加法，所以陣列乘法器的實現非常簡單。

兩種通用類型的陣列乘法器作為進位脈動陣列乘法器(在“Computer?Arithmetic：Principles，Architecture，andDesign”，K.Hwang，John?Wiley?and?Sons，New?York，1979中被描述)和Pezaris陣列乘法器(在“A?Universal?Pezaris?ArrayMultiplier?Generator?for?SRAM-Based?FPGAs”，J.Stohman?&?E.Barke，IEEE?International?Conference?on?Computer?Design，1997，Pages?489-495中被描述)為人們所知。

陣列乘法器的通常的乘法方案包含兩個單元：第一個實現部分乘積(被加數)，第二個執行被加數求和。在進位脈動乘法器中，進位信號水平地前進，而在保留進位乘法器中，進位信號呈對角線狀前進。通常，因為保留進位加法器本質上比進位脈動加法器快，因此Pezaris保留進位陣列乘法器由于其規則的路由模式和速度而更容易受到偏愛。

為了直接執行二進制補碼運算，Pezaris保留進位乘法器的求和單元是基于四個不同的全加器類型(如更進一步的詳細描述)。

實際上，Pezaris陣列乘法器不涉及改變FPGA的邏輯塊結構以更好支持帶符號乘法，而是將Pezaris陣列乘法器映射到現有FPGA中從而再次導致面積和速度的損失。

很多商用FPGA嘗試通過在他們的芯片內部提供專用于執行寬乘法(例如，18位×18位，帶符號和無符號)的硬件宏來解決這個問題。這些硬件宏不能用于執行任何其他類型的操作，而且只在陣列中一定數目的固定位置處可用。因此，希望在FPGA的邏輯塊結構中實現一種面積有效的硬件單元，其不但可以用于帶符號(和無符號)乘法，還可以用于執行加法和減法。

發明內容

按照本發明的一個方面，提供了一種包含全加器的全加器模塊，其中全加器包括多個輸入和輸出端、和發生單元以及進位發生單元，其中，進位發生單元包括可編程反相器，其被用來響應于施加到一個輸入端的控制信號而有選擇地對進位發生單元的一個輸入位進行反相。

從而，提供了一種支持帶符號乘法的面積有效的邏輯塊。該邏輯塊保持它的可編程性質，并可以執行其他所有操作。

由于涉及的硬件擴展最小，本發明可以在陣列乘法器上更有效地實現直接帶符號乘法。