[發(fā)明專利]半導(dǎo)體集成電路

有效

• 申請?zhí)枺?/td>: 200680032025.3
• 申請日: 2006-08-29
• 公開（公告）號: CN101253686A
• 公開（公告）日: 2008-08-27
• 發(fā)明（設(shè)計(jì)）人: 炭田昌哉
• 申請（專利權(quán)）人: 松下電器產(chǎn)業(yè)株式會社
• 主分類號: H03K5/12
• 分類號: H03K5/12
• 代理公司: 北京德琦知識產(chǎn)權(quán)代理有限公司
• 代理人: 陸弋;王誠華

1.?一種半導(dǎo)體集成電路，包括：

信號線；

電壓電平檢測器，其用于檢測所述信號線的電壓電平；和

躍遷時(shí)間檢測器，其用于基于所述電壓檢測器檢測到的電壓電平，檢測所述信號線從非激活的電壓狀態(tài)改變到激活的電壓狀態(tài)的躍遷時(shí)段的時(shí)間長度，其中，

所述電壓電平檢測器檢測所述信號線在所述躍遷時(shí)段的電壓電平。

2.?如權(quán)利要求1所述的半導(dǎo)體集成電路，其中，

所述躍遷時(shí)間檢測器進(jìn)一步基于所述電壓電平檢測器檢測到的電壓電平判斷在所述躍遷時(shí)段中是否產(chǎn)生逆躍遷。

3.?如權(quán)利要求1所述的半導(dǎo)體集成電路，其中，

所述信號線躍遷時(shí)間檢測器至少包括NMOS晶體管，其中

所述信號線連接到該NMOS晶體管的柵極，第一電壓連接到該NMOS晶體管的源極，而在所述信號線從非激活的電壓狀態(tài)改變到激活的電壓狀態(tài)的躍遷時(shí)段之前，大于所述第一電壓的電壓設(shè)置給所述NMOS晶體管的漏極，

所述電壓電平檢測器檢測所述NMOS晶體管在所述躍遷時(shí)段的漏極電壓，并且

所述信號線躍遷時(shí)間檢測器基于所述電壓電平檢測器檢測到的漏極電壓，檢測所述躍遷時(shí)段的時(shí)間長度。

4.?如權(quán)利要求3所述的半導(dǎo)體集成電路，其中，

所述NMOS晶體管的基底電壓被設(shè)置成其閾值表示期望值。

5.?如權(quán)利要求4所述的半導(dǎo)體集成電路，其中，

所述NMOS晶體管的基底電壓值由阱上夾著該NMOS晶體管的基底觸點(diǎn)所提供的基底電壓值設(shè)置，該NMOS晶體管形成于所述阱上。

6.?如權(quán)利要求3所述的半導(dǎo)體集成電路，其中，

所述電壓電平檢測器包括：

PMOS晶體管，其中第二電壓設(shè)置給它的源極，小于該第二電壓的電壓在所述躍遷時(shí)段開始之前設(shè)置給它的漏極，而所述信號線連接到它的柵極；以及

NMOS晶體管，其中所述PMOS晶體管的漏極連接到NMOS晶體管的漏極，而NMOS晶體管的漏極連接到自身的柵極，其中，

所述電壓電平檢測器檢測所述PMOS晶體管在所述躍遷時(shí)段的漏極電壓，并且

所述躍遷時(shí)間檢測器基于所述電壓電平檢測器檢測到的PMOS晶體管的漏極電壓檢測所述躍遷時(shí)段的時(shí)間長度，并判斷在所述躍遷時(shí)段中是否產(chǎn)生逆躍遷。

7.?如權(quán)利要求6所述的半導(dǎo)體集成電路，其中，

所述PMOS晶體管的基底電壓被設(shè)置成其閾值電壓表示期望值。

8.?如權(quán)利要求2所述的半導(dǎo)體集成電路，其中，

所述電壓電平檢測器至少包括NMOS晶體管，其中所述信號線連接到該NMOS晶體管的柵極，而且該NMOS晶體管的基底電壓是可控的。

9.?如權(quán)利要求1所述的半導(dǎo)體集成電路，進(jìn)一步包括：躍遷時(shí)間調(diào)節(jié)器，用于基于所述躍遷時(shí)間檢測器的檢測結(jié)果調(diào)節(jié)所述信號線的信號波形的躍遷時(shí)間。

10.?如權(quán)利要求9所述的半導(dǎo)體集成電路，其中，

所述躍遷時(shí)間調(diào)節(jié)器通過調(diào)節(jié)所述信號線的電感值來調(diào)節(jié)躍遷時(shí)間。

11.?如權(quán)利要求8所述的半導(dǎo)體集成電路，其中，

所述躍遷時(shí)間調(diào)節(jié)器通過調(diào)節(jié)所述信號線的電容來調(diào)節(jié)躍遷時(shí)間。

12.?如權(quán)利要求9所述的半導(dǎo)體集成電路，其中，

所述躍遷時(shí)間調(diào)節(jié)器通過調(diào)節(jié)所述信號線的接收機(jī)的終端電阻來調(diào)節(jié)躍遷時(shí)間。

13.?如權(quán)利要求12所述的半導(dǎo)體集成電路，其中，

當(dāng)所述信號線的傳送頻率最大顯示為任意頻率值時(shí)，所述信號線的接收機(jī)的終端電阻被切斷。

14.?如權(quán)利要求9所述的半導(dǎo)體集成電路，進(jìn)一步包括：所述信號線的發(fā)送側(cè)驅(qū)動性能調(diào)節(jié)器，其中，

所述躍遷時(shí)間調(diào)節(jié)器通過控制所述發(fā)送側(cè)驅(qū)動性能調(diào)節(jié)器來調(diào)節(jié)躍遷時(shí)間。

15.?如權(quán)利要求14所述的半導(dǎo)體集成電路，進(jìn)一步包括：包含MOS晶體管的發(fā)送側(cè)驅(qū)動器，其中，

所述發(fā)送側(cè)驅(qū)動性能調(diào)節(jié)器通過控制所述MOS晶體管的并行度來調(diào)節(jié)躍遷時(shí)間。