[發明專利]用于測量場效應晶體管的柵極隧穿泄漏參數的方法和結構

有效

• 申請號: 200680015718.1
• 申請日: 2006-05-09
• 公開（公告）號: CN101427378A
• 公開（公告）日: 2009-05-06
• 發明（設計）人: E·J·諾瓦克;羅明姬
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L29/00
• 分類號: H01L29/00;H01L29/76
• 代理公司: 北京市中咨律師事務所
• 代理人: 于 靜;李 崢

技術領域

本發明涉及半導體晶體管領域；更具體而言，其涉及一種絕緣體上硅場效應晶體管以及一種用于測量場效應晶體管的柵極隧道泄漏參數的方法和結構。?

背景技術

絕緣體上硅(SOI)技術采用覆蓋支撐硅體晶片上的絕緣層的單晶硅層。在硅層中制造場效應晶體管(FET)。SOI技術使某些性能優點例如寄生結電容的減小成為可能，其在半導體工業中是有用的。?

為精確建模SOI?FET的行為，必須精確確定在溝道區域中從FET的柵極到體的隧穿電流。因為體接觸的SOI?FET的結構利用了相對大的面積的非溝道區域介質，其增加了從FET的柵極到非溝道區域的寄生泄漏電流，所以該電流難以測量。寄生泄漏電流可超過溝道區域泄漏電流，使得不可能精確建模。?

因此，需要具有減小的非溝道柵極到體的泄漏的絕緣體上硅場效應晶體管和用于測量絕緣體上硅場效應晶體管的隧道泄漏電流的結構和方法。?

發明內容

本發明利用了在同一個柵極電極之下具有薄和厚的介質區域的SOIFET作為隧穿泄漏電流測量器件，其中在所述柵極電極之下設置所述厚介質層鄰近所述SOI?FET體接觸的上方。所述厚介質層最小化了寄生隧穿泄漏電流，否則所述隧穿泄漏電流將干擾從所述柵極電極在所述SOI?FET的所述溝道區域中的薄介質隧穿泄漏電流的測量。?

本發明的第一方面是一種測量泄漏電流的結構，包括：在半導體襯底中形成的硅體；在所述硅體的頂表面上的介質層；以及在所述介質層的頂表面上的導電層，在所述導電層與所述硅體的所述頂表面之間的所述介質層的第一區域具有第一厚度，以及在所述導電層與所述硅體的所述頂表面之間的所述介質層的第二區域具有第二厚度，所述第二厚度與所述第一厚度不同，其中所述硅體與所述導電層電隔離。?

本發明的第二方面是一種測量泄漏電流的方法，包括：提供第一和第二器件，其中每一個器件包括：在半導體襯底中形成的硅體；在所述硅體的頂表面上的介質層，所述介質層的第一區域具有第一厚度和所述介質層的第二區域具有第二厚度，所述第一厚度小于所述第二厚度；在所述介質層的頂表面上的導電層；從所述半導體襯底的頂表面在所述硅體的所有側面上延伸到所述半導體襯底中的介質隔離；在所述半導體襯底中在所述硅體之下的掩埋介質層，所述介質隔離接觸所述掩埋介質層；所述導電層的第一區域沿第一方向延伸以及所述導電層的第二區域沿第二方向延伸，所述第二方向與所述第一方向垂直；以及所述導電層的所述第一區域被設置在所述介質層的所述第一區域和所述介質層的所述第二區域的鄰近的第一部分之上，所述導電層的所述第二區域被設置在所述介質層的所述第二區域的第二部分之上，所述介質層的所述第二區域的所述第二部分鄰近所述介質層的所述第二區域的所述第一部分；以及對于所述第一和第二器件中的每一個進行在所述導電層與所述硅體之間的電流流動的測量。?

附圖說明

在附加的權利要求中闡明了本發明的特性。然而，通過參考示例的實施例的以下詳細的說明并結合附圖閱讀時，將最好地理解本發明本身，其中：?

圖1A是根據本發明的第一和第二實施例的SOI?FET的頂視圖；?

圖1B是通過圖1A的線1B-1B的截面圖；?

圖1C是通過圖1A的線1C-1C的截面圖；?

圖1D是通過圖1A的線1D-1D的截面圖；?

圖2是根據本發明的第一實施例的示例性隧穿柵極電流測量結構的頂視圖；?

圖3是根據本發明的第二實施例的示例性隧穿柵極電流測量結構的頂視圖；?

圖4A是根據本發明的第三和第四實施例的SOI?FET的頂視圖；?

圖4B是通過圖4A的線4B-4B的截面圖；?

圖5是根據本發明的第三實施例的示例性隧穿柵極電流測量結構的頂視圖；以及?

圖6是根據本發明的第四實施例的示例性隧穿柵極電流測量結構的頂視圖。?

具體實施方式