[發明專利]從襯底去除氧化物的方法和系統

無效

• 申請號: 200680010824.0
• 申請日: 2006-03-23
• 公開（公告）號: CN101151712A
• 公開（公告）日: 2008-03-26
• 發明（設計）人: 安東尼·迪樸;艾倫·約翰·利思;吳昇昊
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: H01L21/302
• 分類號: H01L21/302
• 代理公司: 北京東方億思知識產權代理有限責任公司
• 代理人: 李劍

相關申請的交叉引用

本申請與標題為“DEPOSITION?OF?SILICON-CONTAINING?FILMSFROM?HEXACHLORODISILANE”的美國專利申請No.10/673375相關，通過引用將其全文結合于此。

技術領域

本發明涉及襯底的處理，更具體地涉及從襯底上低溫去除氧化物并隨后在該襯底上形成含硅膜。

背景技術

含硅膜廣泛用于半導體工業中的多種應用。含硅膜包括諸如外延硅、多晶硅(poly-Si)、無定形硅、外延硅鍺(SiGe)、碳化硅鍺(SiGeC)、碳化硅(SiC)、氮化硅(SiN)、碳氮化硅(SiCN)和碳氧化硅(SiCO)之類的硅膜。隨著電路的幾何形狀收縮到更小的特征尺寸，希望獲得更低的沉積溫度，這是例如由于半導體器件中新材料的引入，以及源極和漏極區域中淺注入的熱預算減少而引起的。此外，很顯然，在未來的器件中需要含硅膜的非選擇性(毯覆)和選擇性沉積。

外延硅沉積是塊硅的晶格通過新的含硅膜的生長被延伸的工藝，這種新的含硅膜可與塊硅具有不同的摻雜水平。匹配目標外延膜的厚度和電阻率參數對于后續適當功能器件的制作是很重要的。在襯底上沉積含硅膜(例如，在硅襯底上沉積外延硅膜或外延硅鍺膜)之前，可能需要從襯底表面去除本生氧化物層，從而沉積高質量外延膜。即使在室溫和大氣壓強下，也容易在清潔的硅表面上形成厚度通常為數埃()的本生氧化物層。如果在襯底上沉積含硅膜之前未清潔襯底(清潔是指所有的氧和其它污染物已從襯底表面去除)，后續沉積的含硅膜會包含缺陷，這些缺陷可以導致通過膜的高的漏電流，并使微電子器件的性能沒有得到優化。

類似地，可在多晶硅膜上直接沉積多晶硅膜，以形成電接觸。由于在多晶硅沉積步驟之間通常進行其它處理，因此襯底(晶片)會在處理步驟之間被從處理系統中移出，這會在襯底上形成本生氧化物層。如果在沉積多晶硅膜之前未去除本生氧化物層，則得到的接觸會具有高的電阻。

傳統上，在(直立式)間歇式處理系統中，使用氫氣氛中的超過900℃的高溫退火，以在沉積工藝之前將本生氧化物層從襯底上去除并清除襯底的其它雜質。然而，對于許多先進工藝，這樣的高溫工藝無法滿足目前或將來的熱預算要求。例如，眾所周知，目前的柵極長度和現代微電子結構要求器件的熱預算越來越低。作為氫氣氛中的高溫退火的可替代方案，已發現等離子體處理可以在處理期間降低襯底溫度。然而，將襯底暴露于等離子體源會對襯底造成損傷。而且，已建議使用等離子體來將氧化物去除溫度降至等于后續處理步驟的溫度的水平。但是，本發明人已經認識到，這給處理步驟的溫度帶來了不期望的限制。

發明內容

因此，本發明的一個目的是解決與從襯底去除氧化物相關的上述問題。

本發明的另一個目的是在低處理溫度下從襯底去除氧化物，同時減少對襯底的損傷。

本發明的在一個目的是為氧化物去除步驟的溫度提供靈活性。

本發明的上述和/或其它目的可以通過一種處理襯底的方法來實現。根據本發明的一種實施方式，所述方法包括：在間歇式處理系統的處理室中提供襯底，其中所述襯底包括形成在其上的氧化物層；在耦合至所述處理室的遠程等離子體源中激發含氫氣體；在低于約900℃的第一襯底溫度下，將所述襯底暴露于受激含氫氣體流，以將所述氧化物層從所述襯底去除；在不同于所述第一襯底溫度的第二溫度下保持所述襯底；以及在所述第二襯底溫度下，在所述襯底上形成含硅膜。

本發明的另一個方面包括一種處理襯底的系統，所述系統包括：處理室，其配置用于容納其上形成有氧化物層的襯底；以及耦合至所述處理室的遠程等離子體源，其配置用于激發含氫氣體。所述系統還包括配置用于使氣體流入所述處理室的氣體供應管線以及配置用于加熱所述襯底的熱源。控制器被配置用于：使所述熱源將所述襯底加熱至小于約900℃的第一溫度；并使所述氣體供應管線將受激含氫氣體流至所述處理室，以使被加熱至所述第一溫度的所述襯底暴露于所述受激含氫氣體。所述控制器還被配置用于使所述熱源將所述襯底加熱至不同于所述第一溫度的第二溫度，并使含硅氣體流至所述處理室，以使被加熱至所述第二溫度的所述襯底暴露于所述含硅氣體。

附圖說明

在附圖中：

圖1示出了根據本發明的一種實施方式的間歇式處理系統的簡化框圖；

圖2A為根據本發明的一種實施方式在間歇式處理系統中從襯底去除氧化物并隨后在襯底上沉積含硅膜的流程圖；