[發明專利]垂直存儲器件及方法

有效

• 申請號: 200680009015.8
• 申請日: 2006-03-31
• 公開（公告）號: CN101147266A
• 公開（公告）日: 2008-03-19
• 發明（設計）人: J－F·鄭;P·卡拉瓦德
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L29/423
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳斌

背景

近些年來，已經在各種電子系統，尤其是移動系統中設立了非易失性存儲器。例如，非易失性存儲器廣泛地用于各種電子產品，諸如便攜式計算機、數碼照相機、移動電話以及尺寸越來越小而需要越來越大的存儲器存儲容量以支持高級應用的類似產品。為了跟上這些高級應用的腳步，正在制造具有更高集成度、更快響應、更高可靠性、更低功耗以及增加的存儲容量的非易失性存儲器。

實現這些更為苛刻的要求的一種方法是減小非易失性存儲單元的規模。通過增加存儲單元密度并減小諸如浮動柵和控制柵以及其他元件等單元部件的尺寸可以實現非易失性存儲器的更高存儲容量。傳統的平面半導體存儲器架構的每存儲器單元需要過大的所占面積(real?estate)并且難以縮減規模以實現更致密的單元布局，從而無法有效增加晶片上的存儲器容量。

然而，可配置具有薄的垂直Si主體和雙面閃存單元的垂直定向的存儲器單元架構來實現更致密的存儲單元布局。雖然這些存儲單元結構的垂直特性提供了更致密的存儲單元布局，但是這些結構缺乏在控制柵極和浮動柵之間用以產生合適的柵耦合比(GCR)的必要的重疊面積。以下解釋合適GCR的重要性。

諸如閃存單元等非易失性存儲器可以使用金屬氧化物半導體(MOS)工藝來制造。一個MOS存儲單元陣列可以包含由圍繞有二氧化硅(SiO₂)絕緣層的多晶硅(polysilicon)構成的電絕緣浮動柵結構。該浮動多晶硅柵極通過SiO₂絕緣層與半導體的襯底區電絕緣。此類單元還可包含n溝道MOS晶體管。

單元操作通過在電絕緣浮動多晶硅柵極上存儲電荷來控制。線性電容器網絡由圍繞浮動柵和源極、漏極、晶體管溝道和多晶硅控制柵極的各端子的SiO₂絕緣層構成。對浮動柵的電訪問只能通過此線性電容器網絡來進行。單元的電容可根據電容耦合比來確定，電容耦合比包括例如柵耦合比(GCR)、漏耦合比(DCR)和源耦合比(SCR)。由于電容耦合，控制柵極電壓的任何變化都會根據GCR產生浮動柵電壓的變化。用于正確存儲器操作的合適的GCR約為0.6。這可以被稱為支配經比例縮放的存儲單元(諸如經比例縮放的閃存單元)的開發的存儲單元結構的“黃金比例”。

由于傳統平面閃存單元內柵極的水平定向，例如約0.6的合適的柵耦合比可以通過將浮動柵和控制柵橫向(例如，水平地)伸入絕緣區以增加各柵極的重疊部分來實現。重疊量確定了各柵極之間的電容耦合并且由此可以調整該重疊區域以產生合適或期望的GCR。然而，垂直閃存單元結構卻不具有可用于延伸各柵極的等效絕緣區，于是增加了或調整垂直存儲器結構內的GCR就不如在平面結構內那樣無關緊要。因此，傳統的垂直存儲器結構具有實質上低于理想黃金比的約為0.33的GCR。

附圖簡述

圖1示出了存儲器件100的一個實施例的橫截面示意圖。

圖2示出了包括其上形成的電介質的存儲器件100的一個實施例的圖示。

圖3示出了存儲器件100的子部件的一個實施例的圖示。

圖4示出了存儲器件100的浮動柵部件的一個實施例的圖示。

圖5A至5J示出了用于實現存儲器件100的一個實施例的過程和集成技術的各個實施例。

圖6示出了存儲器600的一個實施例。

圖7示出了工藝流程圖700的一個實施例。

詳細描述