[發明專利]形成具有不對稱電介質區域的半導體器件的方法及其結構

有效

• 申請號: 200680003369.1
• 申請日: 2006-02-01
• 公開（公告）號: CN101385133A
• 公開（公告）日: 2009-03-11
• 發明（設計）人: L.·馬修;V.·R.·克拉岡塔;D.·C.·辛格
• 申請（專利權）人: 飛思卡爾半導體公司
• 主分類號: H01L21/425
• 分類號: H01L21/425;H01L23/58
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 付建軍

技術領域

本發明總的涉及半導體器件，更具體地說涉及具有非對稱電介質區域的半導體器件。

背景技術

諸如MOSFET(金屬氧化物半導體場效應晶體管)的半導體器件可以具有非對稱的摻雜源極和漏極區以增加驅動電流并減少宇稱(parity)。在現有技術中，非對稱的源極和漏極摻雜區可以具有不同的摻雜劑或不同數量的注入區。此外，為了形成不同的摻雜劑區域，柵電極兩側上的間隔件可以具有不同的形狀或尺寸。雖然這些現有技術允許增加驅動電流，但是為了形成這些非對稱摻雜的半導體器件，要采用另外的加工步驟，從而不期望地增加了循環時間。因此，需要獲得非對稱摻雜的源極和漏極區的優點而又不會顯著增加循環時間。

發明內容

根據本發明的一個方面，提供了一種用于形成半導體器件的方法，該方法包括：形成半導體襯底；在該半導體襯底上形成具有第一側面和第二側面的柵電極；在柵電極之下形成柵極電介質，其中柵極電介質具有位于柵電極之下并鄰近柵電極的第一側面的第一區域、位于柵電極之下并鄰近柵電極的第二側面的第二區域、以及位于柵電極之下并介于第一區域和第二區域之間的第三區域；其中第一區域比第二區域薄，第三區域比第一區域薄且比第二區域薄。

根據本發明的另一個方面，提供了一種用于形成半導體器件的方法，該方法包括：提供半導體襯底；在該半導體襯底上形成電介質層；在該電介質層上形成柵電極，其中該柵電極具有第一側面和與第一側面相對的第二側面；向柵電極的第一側面和半導體襯底的第一區域注入氧化增強核素，其中該第一區域位于柵電極之下并且鄰近柵電極的第一側面；以及將半導體襯底的第一區域轉換為第一電介質，將半導體襯底的第二區域轉換為第二電介質，其中該第二區域位于柵電極之下并且鄰近柵電極的第二側面，其中第一電介質的厚度大于第二電介質的厚度。

根據本發明的另一個方面，提供了一種半導體器件，包括：半導體襯底；半導體襯底上具有第一側面和第二側面的柵電極；以及位于柵電極之下的柵極電介質，其中柵極電介質具有位于柵電極之下并鄰近柵電極的第一側面的第一區域、位于柵電極之下并鄰近柵電極的第二側面的第二區域、以及位于柵電極之下并介于第一區域和第二區域之間的第三區域，其中第一區域比第二區域薄，第三區域比第一區域薄且比第二區域薄。

附圖說明

通過舉例來說明本發明，但本發明不限于附圖，在附圖中相同的附圖標記表示相似的元素。

圖1示出在根據本發明的實施例注入氧化增強核素(species)時工件一部分的截面視圖；

圖2示出在按照本發明的實施例注入氧化增強核素之后的圖1的工件；

圖3示出在按照本發明實施例形成電介質層之后的圖2的工件；

圖4示出在按照本發明實施例進行額外的處理以形成半導體器件之后的圖3的工件；

圖5示出在按照本發明實施例注入氧化減弱(reduction)核素時的圖2的工件；

圖6示出在按照本發明實施例注入氧化減弱物質之后的圖5的工件。

本領域的技術人員應當理解，附圖中的元素是為簡單和清楚起見而示出的，不一定按比例繪制。例如，附圖中某些元素的尺度可以相對于其它元素夸大，以幫助理解本發明的實施例。

具體實施方式

圖1示出執行摻雜時工件10的一部分的截面視圖，該工件具有半導體襯底12、第一電介質層14、柵電極16、源極區18和漏極區20。工件10是半導體晶片的一部分，并且將經歷各種處理以形成半導體器件。半導體襯底12可以是任何半導體材料或材料的組合，如砷化鎵、硅鍺、絕緣體上硅(SOI)(例如完全耗盡的SOI(FDSOI))、硅、單晶硅等以及上述材料的組合。第一電介質層14可以是二氧化硅、高介電常數(hi-k)電介質(如氧化鉿或氧化鋯)等，或它們的組合。在一個實施例中，第一電介質層14是氧化鉿，其中底層是二氧化硅，它可以是天然的二氧化硅。盡管如圖1所示第一電介質層14沒有被構圖，但是其可以被構圖。例如，可以在對柵電極層構圖以形成柵電極16時去除第一電介質層14的不在柵電極16之下的部分。柵電極16可以是任何合適的材料，如多硅(其隨后可以被摻雜)、金屬柵極等，或它們的組合。第一電介質層14和柵電極16通過任何合適的過程如熱氧化、化學汽相沉積(CVD)、物理汽相沉積(PVD)等以及它們的組合來形成。本領域的技術人員應當認識到，源極區18和漏極區20可以交換，從而源極區18位于柵電極16的右側，而漏極區20位于柵電極16的左側。在一個實施例中，在處理的該時刻還沒有摻雜以便在源極區18或漏極區20中形成源極和漏極區。換句話說，還沒有進行延伸或暈環注入。