[發明專利]具有分級結構的譯碼電路

有效

• 申請號: 200610147576.6
• 申請日: 2006-12-20
• 公開（公告）號: CN101207381A
• 公開（公告）日: 2008-06-25
• 發明（設計）人: 韓嘉;劉新東
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H03K19/0948
• 分類號: H03K19/0948
• 代理公司: 北京金信立方知識產權代理有限公司
• 代理人: 黃威;張金海

技術領域

本發明涉及一種譯碼電路，尤其涉及一種具有分級結構的COMS譯碼電路。

背景技術

譯碼電路被廣泛使用在工業制造和人們的日常生活中。其功能是將二進制代碼譯成對應的輸出信號或另一形式的代碼。對于存儲器或其他類型的控制電路，常見的譯碼電路有N-2^N型譯碼電路，其輸入端為N個，輸出端為2^N個，即對于輸入的N個二進制代碼，輸出為2^N個信號且輸出的2^N信號中只有一個對應有效電平信號(1或0)，其他輸出信號均無效，所需MOS管2^N+2+2N個。現以傳統的2-4型譯碼電路為例進行說明。如圖1所示，傳統的2-4型譯碼電路主要由四個與非門和兩個非門組成。輸入為二進制代碼A1和A0，輸出為電平信號Y3、Y2、Y1和Y0。

傳統地，每一與非門需由兩個PMOS管和兩個NMOS管構成，連接方式如圖2所示。該與非門的一輸入端A與第二PMOS管P2的柵極和第一NMOS管N1的柵極相連，另一輸入端B與第一PMOS管P1的柵極和第二NMOS管N2的柵極相連。輸出端Y與第二NMOS管N2和第一PMOS管P1的漏極相連。在這種連接情況下，只有當輸入端A、B同時為0時，輸出端Y＝0，輸出有效電平信號。輸出端的邏輯表達式為Y＝A+B。

該譯碼電路的功能表如表1所示。

表1：

這樣，包括兩個非門在內，構成這樣的2-4型譯碼電路，需要20個MOS管，其中PMOS管、NMOS管各10個。但是，對于大型譯碼電路，迫切需要管子數量更少的電路構造來縮小譯碼電路的面積以適應電子技術發展的需要。

發明內容

本發明旨在提供一種能夠實現傳統譯碼電路所有功能但利用更少元件構造的譯碼電路。根據本發明的譯碼電路由若干譯碼單元對組成，所述譯碼單元對包括第一譯碼單元和第二譯碼單元，其中第一譯碼單元由兩個PMOS管和一個NMOS管構成，第二譯碼單元由兩個PMOS管和兩個NMOS管構成，且第一譯碼單元的NMOS管的源極連接到第二譯碼單元接地一端的NOMS管的漏極。

對于該譯碼電路各輸出信號到電源的通路完全不變，而各輸出信號到地的通路即下拉通路采用分級選通的形式代替現有技術中相互獨立的電路。

當本發明的譯碼電路的輸入端為N個時，MOS管的數量為2^N+2-2^N-1+4個。

本發明的具有分級結構的譯碼電路能夠完全實現傳統譯碼電路的邏輯功能，同時減少了MOS管的數量并且不會增加任何額外的損耗和性能的損失。對于擴展后大型譯碼電路來說，其通過減少MOS管的數量能夠節約成本。

綜上所述，充分顯示出本發明的具有分級結構的譯碼電路具有產業的利用價值，并且是目前市面上前所未見的創新型新發明。

附圖說明

圖1為傳統的2-4型譯碼電路原理圖。

圖2為圖1所示譯碼電路中每一與非門的電路結構圖。

圖3為本發明的2-4型譯碼電路的結構圖。

具體實施方式

下面，以2-4型譯碼電路為例進行說明。

圖3所示為本發明的2-4型譯碼電路的構成圖。其中，輸入為A1和A0，輸出為Y3、Y2、Y1和Y0。

與傳統的2-4型譯碼電路相比，該具有分級結構的譯碼電路的第四與非門中的第三NOMS管N3的源極與第三與非門的第一NMOS管N1的漏極相連，這樣第三與非門F3和第四與非門共用第一NOMS管N1。即該第一NMOS管N1既與第二NMOS管N2構成第三與非門的下拉通路，又與第三NMOS管N3構成第四與非門的下拉通路。

同樣地，第四NMOS管N4既與第五NMOS管N5構成第一與非門的下拉通路，又與第六NMOS管構成第二與非門的下拉通路。

該2-4型譯碼電路的功能表如表2所示，其中MOS管打開用“√”表示，截止用“×”表示。

表2：