[發明專利]一種改善金屬前介質PMD填充特性的集成方法有效
| 申請號: | 200610119408.6 | 申請日: | 2006-12-11 |
| 公開(公告)號: | CN101202226A | 公開(公告)日: | 2008-06-18 |
| 發明(設計)人: | 陳昊瑜;龔順強;繆炳有 | 申請(專利權)人: | 上海華虹NEC電子有限公司;上海集成電路研發中心有限公司 |
| 主分類號: | H01L21/31 | 分類號: | H01L21/31;H01L21/768 |
| 代理公司: | 上海浦一知識產權代理有限公司 | 代理人: | 丁紀鐵;李雋松 |
| 地址: | 201206上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 改善 金屬 介質 pmd 填充 特性 集成 方法 | ||
技術領域
本發明涉及一種半導體制造工藝,尤其涉及一種改善金屬前介質PMD填充特性的集成方法。
背景技術
金屬前介質層PMD一般是由三層介質組成,如襯墊SiN(氮化硅)或SiON(氮氧化硅)+BPSG(Borophosphosilicate?glass,硼磷氧化硅)+SiO2(二氧化硅)或SiON。襯墊SiN或SiON的主要作用是阻止B(硼)和P(磷)擴散到硅襯底,從而影響器件性能;BPSG的作用是吸雜---吸收或抓住來自后道工藝的金屬離子/氫離子和其他雜質,防止擴散到硅襯底;表面SiO2(二氧化硅)或SiON的主要作用是保護BPSG酸化/硼磷析出。通常工業界采用SA(亞常壓)BPSG。
隨著器件尺寸的減小,金屬前BPSG的填空性成為業界關注的焦點之一。在0.18um及以下技術,特別在含有雙層多晶硅的存儲器器件工藝中,多晶硅的高度比邏輯器件高,而多晶硅之間的間距縮小,兩者的比值較大。原有的SA?BPSG的填空性受到挑戰(有空洞出現),或不能滿足工藝要求;因為該空洞若出現在互連孔的側壁,阻擋層Ti/TiN不能覆蓋空洞,在鎢塞的淀積過程中,來自氣體WF6的F離子會刻蝕側壁BPSG,從而可能造成互連失效和器件性能降低等。由于填空性的要求,人們也采用HDP?PSG(高密度等離子體摻磷氧化硅),該工藝填空性好;但其缺點是工藝成本高。所以,除非不得已,人們總是選擇工藝成本較低的SA?BPSG。為了延長SA?BPSG的工藝壽命,人們總是想盡各種辦法來改善PMD整體的填空性??傮w而言,PMD出現空洞至少有以下五個原因:SA?BPSG工藝本身的填空能力有待提高或優化;BPSG的覆型性需要優化;襯墊SiN或SiON工藝有待優化;退火工藝需要優化;硅化物工藝需要優化。
發明內容
本發明要解決的技術問題是提供一種改善金屬前介質PMD填充特性的集成方法,彌補BPSG工藝本身填充性能的不足或有限性,從而避免PMD空洞的產生。
為解決上述技術問題,本發明方法也與傳統工藝一樣包括:首先在硅基板上生長一層熱氧化膜;再淀積一層多晶硅并進行刻蝕;淀積氮化硅或氧化硅,刻蝕后形成側墻;形成側墻后淀積SiN作為襯墊,最后淀積BPSG;但本發明形成側墻的形貌為傾斜的;形成側墻的形貌為傾斜的可以通過改變多晶硅的刻蝕條件,使多晶硅底部帶有角度為80度左右的傾斜形貌或通過側墻刻蝕中增加各項異性刻蝕的比率,使側墻肩膀位置下降形成側墻的形貌傾斜。本發明方法可應用于0.18微米及以下的半導體集成工藝。
本發明方法由于改變兩種刻蝕工藝菜單,提高了BPSG的覆型性,可提高相應產品的成品率和可靠性。
附圖說明
圖1是傳統工藝方法下PMD的形成步驟;
圖2是本發明方法下PMD的形成步驟;
附圖標記:1、多晶硅,2、熱氧化膜,3、硅基板,4、側墻,5、襯墊,6、BPSG。
具體實施方式
下面結合附圖和具體實施例對本發明作進一步詳細的說明。
首先講述本發明的原理。傳統的半導體工藝中BPSG的填充步驟如下:1、在襯墊SiN或SiON上首先淀積覆型薄膜;2、淀積從周圍薄膜向中間空隙填充;3、經過熱退火使BPSG?reflow,進一步填充間隙。在0.18微米工藝中,為了減少熱過程對器件的影響,BPSG淀積后的熱退火從以前的爐子退火(一般700-800度,時間30分鐘左右)改為快速熱退火工藝(一般~700度/~30秒),在此種情形下快速熱退火工藝RTP對BPSG工藝的填空性幾乎無太大改善;另外,通過調整BPSG工藝中的B/P比率,能夠優化BPSG本身的填孔能力;但是由于BPSG成長與其覆型性相關,在高高寬比的多晶隔離漕內,若側墻本身的形貌陡直,會使BPSG在填充過程中形成一封閉空洞,上述改善BPSG工藝條件及退火條件都無法徹底消除空洞,針對這種情形,我們針對BPSG覆型性的優化,提出了新型的集成方法。即傾斜的側墻形貌會減小形成封閉空洞的幾率,以此為出發點給出一種新的PMD集成方法,以滿足0.18微米及以下的工藝要求。而要得到傾斜的側墻形貌,可以從以下兩種方法實現:1,直接優化側墻刻蝕條件,盡可能形成傾斜的形貌。這可以通過側墻刻蝕中增加各項異性刻蝕的比率,使其使側墻肩膀位置下降得到;2,改變多晶硅刻蝕條件,使其形成傾斜的形貌(如圖),對得到傾斜側墻形貌也有幫助。這種多晶硅刻蝕工藝可以借鑒溝短槽隔離(STI)的刻蝕方法,使其形成傾斜的金屬前介質隔離漕。包括:改變多晶刻蝕的形貌以及側墻刻蝕的形貌。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華虹NEC電子有限公司;上海集成電路研發中心有限公司,未經上海華虹NEC電子有限公司;上海集成電路研發中心有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610119408.6/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





