[發(fā)明專利]用于分柵結(jié)構(gòu)閃存的浮柵制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200610116940.2
• 申請(qǐng)日: 2006-10-09
• 公開(kāi)（公告）號(hào): CN101162691A
• 公開(kāi)（公告）日: 2008-04-16
• 發(fā)明（設(shè)計(jì)）人: 居宇涵;王軍明
• 申請(qǐng)（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28;H01L21/336;H01L21/8247
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 王函

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，尤其涉及一種用于分柵結(jié)構(gòu)閃存的浮柵制作方法。

背景技術(shù)

現(xiàn)有分柵結(jié)構(gòu)閃存中，通常使用LOCOS(硅的局部氧化)來(lái)形成浮柵的尖端。LOCOS工藝一般包括如下步驟：步驟1，在多晶硅上淀積氮化硅薄膜，然后光刻并干法刻蝕氮化硅；步驟2，用熱氧化法在未覆蓋氮化硅的多晶硅上形成二氧化硅，然后用濕法刻蝕去除氮化硅；步驟3，干法刻蝕未被二氧化硅覆蓋的多晶硅制成浮柵；步驟4，生長(zhǎng)多晶硅之間的氧化層，淀積好準(zhǔn)備作控制柵的多晶硅，光刻并干刻多晶硅制成控制柵，從而形成分柵結(jié)構(gòu)。由于該方法中對(duì)尖端形狀造成影響的步驟較多，不容易對(duì)尖端進(jìn)行優(yōu)化，且擦除效率容易受到工藝波動(dòng)的影響而變低。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種用于分柵結(jié)構(gòu)閃存的浮柵制作方法，采用該方法形成的浮柵尖端形狀不受其它步驟影響，工藝易于優(yōu)化和控制，且擦除效率得到提高。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種用于分柵結(jié)構(gòu)閃存的浮柵制作方法，包括如下步驟：步驟1，在多晶硅上淀積氮化硅薄膜，然后光刻并干法刻蝕氮化硅；步驟2，淀積二氧化硅以覆蓋暴露出的多晶硅，再用CMP方法去除多余的二氧化硅，用濕法刻蝕去除氮化硅；步驟3，干法刻蝕未被二氧化硅覆蓋的多晶硅制成浮柵；步驟4，生長(zhǎng)多晶硅之間的氧化層，淀積好準(zhǔn)備作控制柵的多晶硅，光刻并干刻多晶硅制成控制柵，從而形成分柵結(jié)構(gòu)。在步驟1和步驟2之間增加步驟：在氮化硅被刻去的區(qū)域用各向同性的干法刻蝕條件少量刻蝕多晶硅，然后用熱氧化法生長(zhǎng)二氧化硅薄膜。

和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果：為了避免過(guò)多工藝步驟對(duì)浮柵形狀的影響，本發(fā)明采用干法刻蝕形成浮柵尖端，尖端形狀不受其它步驟的影響，擦除效率得到提高，工藝也較為穩(wěn)定和易于控制及優(yōu)化。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例中步驟1完成后的浮柵結(jié)構(gòu)示意圖；

圖2是本發(fā)明實(shí)施例中步驟2完成后的浮柵結(jié)構(gòu)示意圖；

圖3是本發(fā)明實(shí)施例中步驟3完成后的浮柵結(jié)構(gòu)示意圖；

圖4是本發(fā)明實(shí)施例中步驟4完成后的浮柵結(jié)構(gòu)示意圖；

圖5是本發(fā)明實(shí)施例中步驟5完成后的帶有浮柵的分柵結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。

本發(fā)明一種用于分柵結(jié)構(gòu)閃存的浮柵制作方法，包括如下步驟：

步驟1，在淀積好準(zhǔn)備作浮柵的多晶硅(Poly)上淀積一層氮化硅(SiN)薄膜，然后光刻并干法刻蝕氮化硅，如圖1所示；

步驟2，在氮化硅(SiN)被刻去的區(qū)域用各向同性的干法刻蝕條件少量刻蝕多晶硅，然后用熱氧化法生長(zhǎng)二氧化硅薄膜(SiO₂)，如圖2所示；

步驟3，淀積二氧化硅(SiO₂)以覆蓋暴露出的多晶硅(Poly)，再用CMP(化學(xué)機(jī)械研磨)方法去除多余的二氧化硅，用濕法刻蝕去除氮化硅，如圖3所示；

步驟4，干法刻蝕未被二氧化硅(SiO₂)覆蓋的多晶硅(Poly)，如圖4所示；

步驟5，生長(zhǎng)多晶硅(Poly)之間的氧化層，淀積好準(zhǔn)備作控制柵(CG)的多晶硅；光刻并干刻多晶硅制成控制柵，從而得到帶浮柵(包括浮柵尖端)的分柵結(jié)構(gòu)，如圖5所示。

采用本發(fā)明方法制作的浮柵用于分柵結(jié)構(gòu)閃存，這種閃存采用帶尖端的多晶硅作為浮柵，浮柵尖端被控制柵覆蓋。擦除時(shí)源漏接低電壓，控制柵接高電壓，浮柵里的電子受浮柵周邊尖端附近高電場(chǎng)的作用隧穿通過(guò)浮柵和控制柵之間的氧化層流向控制柵。多晶硅浮柵用各向同性干法刻蝕與局部氧化定義，再把氧化區(qū)以外的多晶硅刻蝕掉，從而得到尖銳的浮柵周邊，該浮柵尖端的形狀不受其它步驟影響，工藝易于優(yōu)化和控制，且擦除效率得到提高。